48 lines · c
1/* SPDX-License-Identifier: GPL-2.0 */2/* Copyright(c) 1999 - 2018 Intel Corporation. */3 4#ifndef _E1000E_MANAGE_H_5#define _E1000E_MANAGE_H_6 7bool e1000e_check_mng_mode_generic(struct e1000_hw *hw);8bool e1000e_enable_tx_pkt_filtering(struct e1000_hw *hw);9s32 e1000e_mng_write_dhcp_info(struct e1000_hw *hw, u8 *buffer, u16 length);10bool e1000e_enable_mng_pass_thru(struct e1000_hw *hw);11 12enum e1000_mng_mode {13 e1000_mng_mode_none = 0,14 e1000_mng_mode_asf,15 e1000_mng_mode_pt,16 e1000_mng_mode_ipmi,17 e1000_mng_mode_host_if_only18};19 20#define E1000_FACTPS_MNGCG 0x2000000021 22#define E1000_FWSM_MODE_MASK 0xE23#define E1000_FWSM_MODE_SHIFT 124 25#define E1000_MNG_IAMT_MODE 0x326#define E1000_MNG_DHCP_COOKIE_LENGTH 0x1027#define E1000_MNG_DHCP_COOKIE_OFFSET 0x6F028#define E1000_MNG_DHCP_COMMAND_TIMEOUT 1029#define E1000_MNG_DHCP_TX_PAYLOAD_CMD 6430#define E1000_MNG_DHCP_COOKIE_STATUS_PARSING 0x131#define E1000_MNG_DHCP_COOKIE_STATUS_VLAN 0x232 33#define E1000_VFTA_ENTRY_SHIFT 534#define E1000_VFTA_ENTRY_MASK 0x7F35#define E1000_VFTA_ENTRY_BIT_SHIFT_MASK 0x1F36 37#define E1000_HICR_EN 0x01 /* Enable bit - RO */38/* Driver sets this bit when done to put command in RAM */39#define E1000_HICR_C 0x0240#define E1000_HICR_SV 0x04 /* Status Validity */41#define E1000_HICR_FW_RESET_ENABLE 0x4042#define E1000_HICR_FW_RESET 0x8043 44/* Intel(R) Active Management Technology signature */45#define E1000_IAMT_SIGNATURE 0x544D414946 47#endif48