124 lines · c
1/* SPDX-License-Identifier: GPL-2.0 */2/*3 * Copyright (c) 2017, The Linux Foundation. All rights reserved.4 */5 6#ifndef QCOM_PHY_QMP_PCIE_QHP_H_7#define QCOM_PHY_QMP_PCIE_QHP_H_8 9/* PCIE GEN3 COM registers */10#define PCIE_GEN3_QHP_COM_SSC_EN_CENTER 0x1411#define PCIE_GEN3_QHP_COM_SSC_PER1 0x2012#define PCIE_GEN3_QHP_COM_SSC_PER2 0x2413#define PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1 0x2814#define PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2 0x2c15#define PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1 0x3416#define PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1 0x3817#define PCIE_GEN3_QHP_COM_BIAS_EN_CKBUFLR_EN 0x5418#define PCIE_GEN3_QHP_COM_CLK_ENABLE1 0x5819#define PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0 0x6c20#define PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0 0x7021#define PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1 0x7822#define PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1 0x7c23#define PCIE_GEN3_QHP_COM_BGV_TRIM 0x9824#define PCIE_GEN3_QHP_COM_CP_CTRL_MODE0 0xb425#define PCIE_GEN3_QHP_COM_CP_CTRL_MODE1 0xb826#define PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0 0xc027#define PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1 0xc428#define PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0 0xcc29#define PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1 0xd030#define PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL 0xdc31#define PCIE_GEN3_QHP_COM_RESTRIM_CTRL2 0xf032#define PCIE_GEN3_QHP_COM_LOCK_CMP_EN 0xf833#define PCIE_GEN3_QHP_COM_DEC_START_MODE0 0x10034#define PCIE_GEN3_QHP_COM_DEC_START_MODE1 0x10835#define PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0 0x11c36#define PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0 0x12037#define PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0 0x12438#define PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1 0x12839#define PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1 0x12c40#define PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1 0x13041#define PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0 0x15042#define PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1 0x15843#define PCIE_GEN3_QHP_COM_VCO_TUNE_MAP 0x17844#define PCIE_GEN3_QHP_COM_BG_CTRL 0x1c845#define PCIE_GEN3_QHP_COM_CLK_SELECT 0x1cc46#define PCIE_GEN3_QHP_COM_HSCLK_SEL1 0x1d047#define PCIE_GEN3_QHP_COM_CORECLK_DIV 0x1e048#define PCIE_GEN3_QHP_COM_CORE_CLK_EN 0x1e849#define PCIE_GEN3_QHP_COM_CMN_CONFIG 0x1f050#define PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL 0x1fc51#define PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1 0x21c52#define PCIE_GEN3_QHP_COM_CMN_MODE 0x22453#define PCIE_GEN3_QHP_COM_VREGCLK_DIV1 0x22854#define PCIE_GEN3_QHP_COM_VREGCLK_DIV2 0x22c55 56/* PCIE GEN3 QHP Lane registers */57#define PCIE_GEN3_QHP_L0_DRVR_CTRL0 0xc58#define PCIE_GEN3_QHP_L0_DRVR_CTRL1 0x1059#define PCIE_GEN3_QHP_L0_DRVR_CTRL2 0x1460#define PCIE_GEN3_QHP_L0_DRVR_TAP_EN 0x1861#define PCIE_GEN3_QHP_L0_TX_BAND_MODE 0x6062#define PCIE_GEN3_QHP_L0_LANE_MODE 0x6463#define PCIE_GEN3_QHP_L0_PARALLEL_RATE 0x7c64#define PCIE_GEN3_QHP_L0_CML_CTRL_MODE0 0xc065#define PCIE_GEN3_QHP_L0_CML_CTRL_MODE1 0xc466#define PCIE_GEN3_QHP_L0_CML_CTRL_MODE2 0xc867#define PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1 0xd068#define PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2 0xd469#define PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0 0xd870#define PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1 0xdc71#define PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2 0xe072#define PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE 0xfc73#define PCIE_GEN3_QHP_L0_CGA_THRESH_DFE 0x10074#define PCIE_GEN3_QHP_L0_RXENGINE_EN0 0x10875#define PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME 0x11476#define PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME 0x11877#define PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME 0x11c78#define PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME 0x12079#define PCIE_GEN3_QHP_L0_VGA_GAIN 0x12480#define PCIE_GEN3_QHP_L0_DFE_GAIN 0x12881#define PCIE_GEN3_QHP_L0_EQ_GAIN 0x13082#define PCIE_GEN3_QHP_L0_OFFSET_GAIN 0x13483#define PCIE_GEN3_QHP_L0_PRE_GAIN 0x13884#define PCIE_GEN3_QHP_L0_VGA_INITVAL 0x13c85#define PCIE_GEN3_QHP_L0_EQ_INTVAL 0x15486#define PCIE_GEN3_QHP_L0_EDAC_INITVAL 0x16087#define PCIE_GEN3_QHP_L0_RXEQ_INITB0 0x16888#define PCIE_GEN3_QHP_L0_RXEQ_INITB1 0x16c89#define PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1 0x17890#define PCIE_GEN3_QHP_L0_RXEQ_CTRL 0x18091#define PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0 0x18492#define PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1 0x18893#define PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2 0x18c94#define PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0 0x19095#define PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1 0x19496#define PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2 0x19897#define PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG 0x19c98#define PCIE_GEN3_QHP_L0_RX_BAND 0x1a499#define PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0 0x1c0100#define PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1 0x1c4101#define PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2 0x1c8102#define PCIE_GEN3_QHP_L0_SIGDET_ENABLES 0x230103#define PCIE_GEN3_QHP_L0_SIGDET_CNTRL 0x234104#define PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL 0x238105#define PCIE_GEN3_QHP_L0_DCC_GAIN 0x2a4106#define PCIE_GEN3_QHP_L0_RSM_START 0x2a8107#define PCIE_GEN3_QHP_L0_RX_EN_SIGNAL 0x2ac108#define PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL 0x2b0109#define PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0 0x2b8110#define PCIE_GEN3_QHP_L0_TS0_TIMER 0x2c0111#define PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE 0x2c4112#define PCIE_GEN3_QHP_L0_RX_RESETCODE_OFFSET 0x2cc113 114/* PCIE GEN3 PCS registers */115#define PCIE_GEN3_QHP_PHY_TXMGN_MAIN_V0_M3P5DB 0x2c116#define PCIE_GEN3_QHP_PHY_TXMGN_POST_V0_M3P5DB 0x40117#define PCIE_GEN3_QHP_PHY_TXMGN_MAIN_V0_M6DB 0x54118#define PCIE_GEN3_QHP_PHY_TXMGN_POST_V0_M6DB 0x68119#define PCIE_GEN3_QHP_PHY_POWER_STATE_CONFIG 0x15c120#define PCIE_GEN3_QHP_PHY_POWER_STATE_CONFIG5 0x16c121#define PCIE_GEN3_QHP_PHY_PCS_TX_RX_CONFIG 0x174122 123#endif124