73 lines · c
1/* SPDX-License-Identifier: GPL-2.0 */2/*3 * Copyright (c) 2017, The Linux Foundation. All rights reserved.4 */5 6#ifndef QCOM_PHY_QMP_PCS_PCIE_V4_H_7#define QCOM_PHY_QMP_PCS_PCIE_V4_H_8 9/* Only for QMP V4 PHY - PCS_PCIE registers (same as PCS_MISC?) */10#define QPHY_V4_PCS_PCIE_INT_AUX_CLK_STATUS 0x0011#define QPHY_V4_PCS_PCIE_OSC_DTCT_STATUS 0x0412#define QPHY_V4_PCS_PCIE_POWER_STATE_CONFIG1 0x0813#define QPHY_V4_PCS_PCIE_POWER_STATE_CONFIG2 0x0c14#define QPHY_V4_PCS_PCIE_POWER_STATE_CONFIG3 0x1015#define QPHY_V4_PCS_PCIE_POWER_STATE_CONFIG4 0x1416#define QPHY_V4_PCS_PCIE_PCS_TX_RX_CONFIG 0x1817#define QPHY_V4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE 0x1c18#define QPHY_V4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL 0x2019#define QPHY_V4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK 0x2420#define QPHY_V4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L 0x2821#define QPHY_V4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H 0x2c22#define QPHY_V4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1 0x3023#define QPHY_V4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2 0x3424#define QPHY_V4_PCS_PCIE_SIGDET_CNTRL 0x3825#define QPHY_V4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME 0x3c26#define QPHY_V4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L 0x4027#define QPHY_V4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H 0x4428#define QPHY_V4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L 0x4829#define QPHY_V4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H 0x4c30#define QPHY_V4_PCS_PCIE_INT_AUX_CLK_CONFIG1 0x5031#define QPHY_V4_PCS_PCIE_INT_AUX_CLK_CONFIG2 0x5432#define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG1 0x5833#define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG2 0x5c34#define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG3 0x6035#define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG4 0x6436#define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG5 0x6837#define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG6 0x6c38#define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG7 0x7039#define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1 0x7440#define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2 0x7841#define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3 0x7c42#define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4 0x8043#define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5 0x8444#define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6 0x8845#define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7 0x8c46#define QPHY_V4_PCS_PCIE_OSC_DTCT_ACTIONS 0x9047#define QPHY_V4_PCS_PCIE_LOCAL_FS 0x9448#define QPHY_V4_PCS_PCIE_LOCAL_LF 0x9849#define QPHY_V4_PCS_PCIE_LOCAL_FS_RS 0x9c50#define QPHY_V4_PCS_PCIE_EQ_CONFIG1 0xa051#define QPHY_V4_PCS_PCIE_EQ_CONFIG2 0xa452#define QPHY_V4_PCS_PCIE_PRESET_P0_P1_PRE 0xa853#define QPHY_V4_PCS_PCIE_PRESET_P2_P3_PRE 0xac54#define QPHY_V4_PCS_PCIE_PRESET_P4_P5_PRE 0xb055#define QPHY_V4_PCS_PCIE_PRESET_P6_P7_PRE 0xb456#define QPHY_V4_PCS_PCIE_PRESET_P8_P9_PRE 0xb857#define QPHY_V4_PCS_PCIE_PRESET_P10_PRE 0xbc58#define QPHY_V4_PCS_PCIE_PRESET_P1_P3_PRE_RS 0xc059#define QPHY_V4_PCS_PCIE_PRESET_P4_P5_PRE_RS 0xc460#define QPHY_V4_PCS_PCIE_PRESET_P6_P9_PRE_RS 0xc861#define QPHY_V4_PCS_PCIE_PRESET_P0_P1_POST 0xcc62#define QPHY_V4_PCS_PCIE_PRESET_P2_P3_POST 0xd063#define QPHY_V4_PCS_PCIE_PRESET_P4_P5_POST 0xd464#define QPHY_V4_PCS_PCIE_PRESET_P6_P7_POST 0xd865#define QPHY_V4_PCS_PCIE_PRESET_P8_P9_POST 0xdc66#define QPHY_V4_PCS_PCIE_PRESET_P10_POST 0xe067#define QPHY_V4_PCS_PCIE_PRESET_P1_P3_POST_RS 0xe468#define QPHY_V4_PCS_PCIE_PRESET_P4_P5_POST_RS 0xe869#define QPHY_V4_PCS_PCIE_PRESET_P6_P9_POST_RS 0xec70#define QPHY_V4_PCS_PCIE_RXEQEVAL_TIME 0xf071 72#endif73