395 lines · c
1/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */2/*3 * Copyright (C) 2021 Linaro Ltd.4 * Author: Sam Protsenko <semen.protsenko@linaro.org>5 *6 * Device Tree binding constants for Exynos850 clock controller.7 */8 9#ifndef _DT_BINDINGS_CLOCK_EXYNOS_850_H10#define _DT_BINDINGS_CLOCK_EXYNOS_850_H11 12/* CMU_TOP */13#define CLK_FOUT_SHARED0_PLL 114#define CLK_FOUT_SHARED1_PLL 215#define CLK_FOUT_MMC_PLL 316#define CLK_MOUT_SHARED0_PLL 417#define CLK_MOUT_SHARED1_PLL 518#define CLK_MOUT_MMC_PLL 619#define CLK_MOUT_CORE_BUS 720#define CLK_MOUT_CORE_CCI 821#define CLK_MOUT_CORE_MMC_EMBD 922#define CLK_MOUT_CORE_SSS 1023#define CLK_MOUT_DPU 1124#define CLK_MOUT_HSI_BUS 1225#define CLK_MOUT_HSI_MMC_CARD 1326#define CLK_MOUT_HSI_USB20DRD 1427#define CLK_MOUT_PERI_BUS 1528#define CLK_MOUT_PERI_UART 1629#define CLK_MOUT_PERI_IP 1730#define CLK_DOUT_SHARED0_DIV3 1831#define CLK_DOUT_SHARED0_DIV2 1932#define CLK_DOUT_SHARED1_DIV3 2033#define CLK_DOUT_SHARED1_DIV2 2134#define CLK_DOUT_SHARED0_DIV4 2235#define CLK_DOUT_SHARED1_DIV4 2336#define CLK_DOUT_CORE_BUS 2437#define CLK_DOUT_CORE_CCI 2538#define CLK_DOUT_CORE_MMC_EMBD 2639#define CLK_DOUT_CORE_SSS 2740#define CLK_DOUT_DPU 2841#define CLK_DOUT_HSI_BUS 2942#define CLK_DOUT_HSI_MMC_CARD 3043#define CLK_DOUT_HSI_USB20DRD 3144#define CLK_DOUT_PERI_BUS 3245#define CLK_DOUT_PERI_UART 3346#define CLK_DOUT_PERI_IP 3447#define CLK_GOUT_CORE_BUS 3548#define CLK_GOUT_CORE_CCI 3649#define CLK_GOUT_CORE_MMC_EMBD 3750#define CLK_GOUT_CORE_SSS 3851#define CLK_GOUT_DPU 3952#define CLK_GOUT_HSI_BUS 4053#define CLK_GOUT_HSI_MMC_CARD 4154#define CLK_GOUT_HSI_USB20DRD 4255#define CLK_GOUT_PERI_BUS 4356#define CLK_GOUT_PERI_UART 4457#define CLK_GOUT_PERI_IP 4558#define CLK_MOUT_CLKCMU_APM_BUS 4659#define CLK_DOUT_CLKCMU_APM_BUS 4760#define CLK_GOUT_CLKCMU_APM_BUS 4861#define CLK_MOUT_AUD 4962#define CLK_GOUT_AUD 5063#define CLK_DOUT_AUD 5164#define CLK_MOUT_IS_BUS 5265#define CLK_MOUT_IS_ITP 5366#define CLK_MOUT_IS_VRA 5467#define CLK_MOUT_IS_GDC 5568#define CLK_GOUT_IS_BUS 5669#define CLK_GOUT_IS_ITP 5770#define CLK_GOUT_IS_VRA 5871#define CLK_GOUT_IS_GDC 5972#define CLK_DOUT_IS_BUS 6073#define CLK_DOUT_IS_ITP 6174#define CLK_DOUT_IS_VRA 6275#define CLK_DOUT_IS_GDC 6376#define CLK_MOUT_MFCMSCL_MFC 6477#define CLK_MOUT_MFCMSCL_M2M 6578#define CLK_MOUT_MFCMSCL_MCSC 6679#define CLK_MOUT_MFCMSCL_JPEG 6780#define CLK_GOUT_MFCMSCL_MFC 6881#define CLK_GOUT_MFCMSCL_M2M 6982#define CLK_GOUT_MFCMSCL_MCSC 7083#define CLK_GOUT_MFCMSCL_JPEG 7184#define CLK_DOUT_MFCMSCL_MFC 7285#define CLK_DOUT_MFCMSCL_M2M 7386#define CLK_DOUT_MFCMSCL_MCSC 7487#define CLK_DOUT_MFCMSCL_JPEG 7588#define CLK_MOUT_G3D_SWITCH 7689#define CLK_GOUT_G3D_SWITCH 7790#define CLK_DOUT_G3D_SWITCH 7891#define CLK_MOUT_CPUCL0_DBG 7992#define CLK_MOUT_CPUCL0_SWITCH 8093#define CLK_GOUT_CPUCL0_DBG 8194#define CLK_GOUT_CPUCL0_SWITCH 8295#define CLK_DOUT_CPUCL0_DBG 8396#define CLK_DOUT_CPUCL0_SWITCH 8497#define CLK_MOUT_CPUCL1_DBG 8598#define CLK_MOUT_CPUCL1_SWITCH 8699#define CLK_GOUT_CPUCL1_DBG 87100#define CLK_GOUT_CPUCL1_SWITCH 88101#define CLK_DOUT_CPUCL1_DBG 89102#define CLK_DOUT_CPUCL1_SWITCH 90103 104/* CMU_APM */105#define CLK_RCO_I3C_PMIC 1106#define OSCCLK_RCO_APM 2107#define CLK_RCO_APM__ALV 3108#define CLK_DLL_DCO 4109#define CLK_MOUT_APM_BUS_USER 5110#define CLK_MOUT_RCO_APM_I3C_USER 6111#define CLK_MOUT_RCO_APM_USER 7112#define CLK_MOUT_DLL_USER 8113#define CLK_MOUT_CLKCMU_CHUB_BUS 9114#define CLK_MOUT_APM_BUS 10115#define CLK_MOUT_APM_I3C 11116#define CLK_DOUT_CLKCMU_CHUB_BUS 12117#define CLK_DOUT_APM_BUS 13118#define CLK_DOUT_APM_I3C 14119#define CLK_GOUT_CLKCMU_CMGP_BUS 15120#define CLK_GOUT_CLKCMU_CHUB_BUS 16121#define CLK_GOUT_RTC_PCLK 17122#define CLK_GOUT_TOP_RTC_PCLK 18123#define CLK_GOUT_I3C_PCLK 19124#define CLK_GOUT_I3C_SCLK 20125#define CLK_GOUT_SPEEDY_PCLK 21126#define CLK_GOUT_GPIO_ALIVE_PCLK 22127#define CLK_GOUT_PMU_ALIVE_PCLK 23128#define CLK_GOUT_SYSREG_APM_PCLK 24129 130/* CMU_AUD */131#define CLK_DOUT_AUD_AUDIF 1132#define CLK_DOUT_AUD_BUSD 2133#define CLK_DOUT_AUD_BUSP 3134#define CLK_DOUT_AUD_CNT 4135#define CLK_DOUT_AUD_CPU 5136#define CLK_DOUT_AUD_CPU_ACLK 6137#define CLK_DOUT_AUD_CPU_PCLKDBG 7138#define CLK_DOUT_AUD_FM 8139#define CLK_DOUT_AUD_FM_SPDY 9140#define CLK_DOUT_AUD_MCLK 10141#define CLK_DOUT_AUD_UAIF0 11142#define CLK_DOUT_AUD_UAIF1 12143#define CLK_DOUT_AUD_UAIF2 13144#define CLK_DOUT_AUD_UAIF3 14145#define CLK_DOUT_AUD_UAIF4 15146#define CLK_DOUT_AUD_UAIF5 16147#define CLK_DOUT_AUD_UAIF6 17148#define CLK_FOUT_AUD_PLL 18149#define CLK_GOUT_AUD_ABOX_ACLK 19150#define CLK_GOUT_AUD_ASB_CCLK 20151#define CLK_GOUT_AUD_CA32_CCLK 21152#define CLK_GOUT_AUD_CNT_BCLK 22153#define CLK_GOUT_AUD_CODEC_MCLK 23154#define CLK_GOUT_AUD_DAP_CCLK 24155#define CLK_GOUT_AUD_GPIO_PCLK 25156#define CLK_GOUT_AUD_PPMU_ACLK 26157#define CLK_GOUT_AUD_PPMU_PCLK 27158#define CLK_GOUT_AUD_SPDY_BCLK 28159#define CLK_GOUT_AUD_SYSMMU_CLK 29160#define CLK_GOUT_AUD_SYSREG_PCLK 30161#define CLK_GOUT_AUD_TZPC_PCLK 31162#define CLK_GOUT_AUD_UAIF0_BCLK 32163#define CLK_GOUT_AUD_UAIF1_BCLK 33164#define CLK_GOUT_AUD_UAIF2_BCLK 34165#define CLK_GOUT_AUD_UAIF3_BCLK 35166#define CLK_GOUT_AUD_UAIF4_BCLK 36167#define CLK_GOUT_AUD_UAIF5_BCLK 37168#define CLK_GOUT_AUD_UAIF6_BCLK 38169#define CLK_GOUT_AUD_WDT_PCLK 39170#define CLK_MOUT_AUD_CPU 40171#define CLK_MOUT_AUD_CPU_HCH 41172#define CLK_MOUT_AUD_CPU_USER 42173#define CLK_MOUT_AUD_FM 43174#define CLK_MOUT_AUD_PLL 44175#define CLK_MOUT_AUD_TICK_USB_USER 45176#define CLK_MOUT_AUD_UAIF0 46177#define CLK_MOUT_AUD_UAIF1 47178#define CLK_MOUT_AUD_UAIF2 48179#define CLK_MOUT_AUD_UAIF3 49180#define CLK_MOUT_AUD_UAIF4 50181#define CLK_MOUT_AUD_UAIF5 51182#define CLK_MOUT_AUD_UAIF6 52183#define IOCLK_AUDIOCDCLK0 53184#define IOCLK_AUDIOCDCLK1 54185#define IOCLK_AUDIOCDCLK2 55186#define IOCLK_AUDIOCDCLK3 56187#define IOCLK_AUDIOCDCLK4 57188#define IOCLK_AUDIOCDCLK5 58189#define IOCLK_AUDIOCDCLK6 59190#define TICK_USB 60191#define CLK_GOUT_AUD_CMU_AUD_PCLK 61192 193/* CMU_CMGP */194#define CLK_RCO_CMGP 1195#define CLK_MOUT_CMGP_ADC 2196#define CLK_MOUT_CMGP_USI0 3197#define CLK_MOUT_CMGP_USI1 4198#define CLK_DOUT_CMGP_ADC 5199#define CLK_DOUT_CMGP_USI0 6200#define CLK_DOUT_CMGP_USI1 7201#define CLK_GOUT_CMGP_ADC_S0_PCLK 8202#define CLK_GOUT_CMGP_ADC_S1_PCLK 9203#define CLK_GOUT_CMGP_GPIO_PCLK 10204#define CLK_GOUT_CMGP_USI0_IPCLK 11205#define CLK_GOUT_CMGP_USI0_PCLK 12206#define CLK_GOUT_CMGP_USI1_IPCLK 13207#define CLK_GOUT_CMGP_USI1_PCLK 14208#define CLK_GOUT_SYSREG_CMGP_PCLK 15209 210/* CMU_CPUCL0 */211#define CLK_FOUT_CPUCL0_PLL 1212#define CLK_MOUT_PLL_CPUCL0 2213#define CLK_MOUT_CPUCL0_SWITCH_USER 3214#define CLK_MOUT_CPUCL0_DBG_USER 4215#define CLK_MOUT_CPUCL0_PLL 5216#define CLK_DOUT_CPUCL0_CPU 6217#define CLK_DOUT_CPUCL0_CMUREF 7218#define CLK_DOUT_CPUCL0_PCLK 8219#define CLK_DOUT_CLUSTER0_ACLK 9220#define CLK_DOUT_CLUSTER0_ATCLK 10221#define CLK_DOUT_CLUSTER0_PCLKDBG 11222#define CLK_DOUT_CLUSTER0_PERIPHCLK 12223#define CLK_GOUT_CLUSTER0_ATCLK 13224#define CLK_GOUT_CLUSTER0_PCLK 14225#define CLK_GOUT_CLUSTER0_PERIPHCLK 15226#define CLK_GOUT_CLUSTER0_SCLK 16227#define CLK_GOUT_CPUCL0_CMU_CPUCL0_PCLK 17228#define CLK_GOUT_CLUSTER0_CPU 18229#define CLK_CLUSTER0_SCLK 19230 231/* CMU_CPUCL1 */232#define CLK_FOUT_CPUCL1_PLL 1233#define CLK_MOUT_PLL_CPUCL1 2234#define CLK_MOUT_CPUCL1_SWITCH_USER 3235#define CLK_MOUT_CPUCL1_DBG_USER 4236#define CLK_MOUT_CPUCL1_PLL 5237#define CLK_DOUT_CPUCL1_CPU 6238#define CLK_DOUT_CPUCL1_CMUREF 7239#define CLK_DOUT_CPUCL1_PCLK 8240#define CLK_DOUT_CLUSTER1_ACLK 9241#define CLK_DOUT_CLUSTER1_ATCLK 10242#define CLK_DOUT_CLUSTER1_PCLKDBG 11243#define CLK_DOUT_CLUSTER1_PERIPHCLK 12244#define CLK_GOUT_CLUSTER1_ATCLK 13245#define CLK_GOUT_CLUSTER1_PCLK 14246#define CLK_GOUT_CLUSTER1_PERIPHCLK 15247#define CLK_GOUT_CLUSTER1_SCLK 16248#define CLK_GOUT_CPUCL1_CMU_CPUCL1_PCLK 17249#define CLK_GOUT_CLUSTER1_CPU 18250#define CLK_CLUSTER1_SCLK 19251 252/* CMU_G3D */253#define CLK_FOUT_G3D_PLL 1254#define CLK_MOUT_G3D_PLL 2255#define CLK_MOUT_G3D_SWITCH_USER 3256#define CLK_MOUT_G3D_BUSD 4257#define CLK_DOUT_G3D_BUSP 5258#define CLK_GOUT_G3D_CMU_G3D_PCLK 6259#define CLK_GOUT_G3D_GPU_CLK 7260#define CLK_GOUT_G3D_TZPC_PCLK 8261#define CLK_GOUT_G3D_GRAY2BIN_CLK 9262#define CLK_GOUT_G3D_BUSD_CLK 10263#define CLK_GOUT_G3D_BUSP_CLK 11264#define CLK_GOUT_G3D_SYSREG_PCLK 12265 266/* CMU_HSI */267#define CLK_MOUT_HSI_BUS_USER 1268#define CLK_MOUT_HSI_MMC_CARD_USER 2269#define CLK_MOUT_HSI_USB20DRD_USER 3270#define CLK_MOUT_HSI_RTC 4271#define CLK_GOUT_USB_RTC_CLK 5272#define CLK_GOUT_USB_REF_CLK 6273#define CLK_GOUT_USB_PHY_REF_CLK 7274#define CLK_GOUT_USB_PHY_ACLK 8275#define CLK_GOUT_USB_BUS_EARLY_CLK 9276#define CLK_GOUT_GPIO_HSI_PCLK 10277#define CLK_GOUT_MMC_CARD_ACLK 11278#define CLK_GOUT_MMC_CARD_SDCLKIN 12279#define CLK_GOUT_SYSREG_HSI_PCLK 13280#define CLK_GOUT_HSI_PPMU_ACLK 14281#define CLK_GOUT_HSI_PPMU_PCLK 15282#define CLK_GOUT_HSI_CMU_HSI_PCLK 16283 284/* CMU_IS */285#define CLK_MOUT_IS_BUS_USER 1286#define CLK_MOUT_IS_ITP_USER 2287#define CLK_MOUT_IS_VRA_USER 3288#define CLK_MOUT_IS_GDC_USER 4289#define CLK_DOUT_IS_BUSP 5290#define CLK_GOUT_IS_CMU_IS_PCLK 6291#define CLK_GOUT_IS_CSIS0_ACLK 7292#define CLK_GOUT_IS_CSIS1_ACLK 8293#define CLK_GOUT_IS_CSIS2_ACLK 9294#define CLK_GOUT_IS_TZPC_PCLK 10295#define CLK_GOUT_IS_CSIS_DMA_CLK 11296#define CLK_GOUT_IS_GDC_CLK 12297#define CLK_GOUT_IS_IPP_CLK 13298#define CLK_GOUT_IS_ITP_CLK 14299#define CLK_GOUT_IS_MCSC_CLK 15300#define CLK_GOUT_IS_VRA_CLK 16301#define CLK_GOUT_IS_PPMU_IS0_ACLK 17302#define CLK_GOUT_IS_PPMU_IS0_PCLK 18303#define CLK_GOUT_IS_PPMU_IS1_ACLK 19304#define CLK_GOUT_IS_PPMU_IS1_PCLK 20305#define CLK_GOUT_IS_SYSMMU_IS0_CLK 21306#define CLK_GOUT_IS_SYSMMU_IS1_CLK 22307#define CLK_GOUT_IS_SYSREG_PCLK 23308 309/* CMU_MFCMSCL */310#define CLK_MOUT_MFCMSCL_MFC_USER 1311#define CLK_MOUT_MFCMSCL_M2M_USER 2312#define CLK_MOUT_MFCMSCL_MCSC_USER 3313#define CLK_MOUT_MFCMSCL_JPEG_USER 4314#define CLK_DOUT_MFCMSCL_BUSP 5315#define CLK_GOUT_MFCMSCL_CMU_MFCMSCL_PCLK 6316#define CLK_GOUT_MFCMSCL_TZPC_PCLK 7317#define CLK_GOUT_MFCMSCL_JPEG_ACLK 8318#define CLK_GOUT_MFCMSCL_M2M_ACLK 9319#define CLK_GOUT_MFCMSCL_MCSC_CLK 10320#define CLK_GOUT_MFCMSCL_MFC_ACLK 11321#define CLK_GOUT_MFCMSCL_PPMU_ACLK 12322#define CLK_GOUT_MFCMSCL_PPMU_PCLK 13323#define CLK_GOUT_MFCMSCL_SYSMMU_CLK 14324#define CLK_GOUT_MFCMSCL_SYSREG_PCLK 15325 326/* CMU_PERI */327#define CLK_MOUT_PERI_BUS_USER 1328#define CLK_MOUT_PERI_UART_USER 2329#define CLK_MOUT_PERI_HSI2C_USER 3330#define CLK_MOUT_PERI_SPI_USER 4331#define CLK_DOUT_PERI_HSI2C0 5332#define CLK_DOUT_PERI_HSI2C1 6333#define CLK_DOUT_PERI_HSI2C2 7334#define CLK_DOUT_PERI_SPI0 8335#define CLK_GOUT_PERI_HSI2C0 9336#define CLK_GOUT_PERI_HSI2C1 10337#define CLK_GOUT_PERI_HSI2C2 11338#define CLK_GOUT_GPIO_PERI_PCLK 12339#define CLK_GOUT_HSI2C0_IPCLK 13340#define CLK_GOUT_HSI2C0_PCLK 14341#define CLK_GOUT_HSI2C1_IPCLK 15342#define CLK_GOUT_HSI2C1_PCLK 16343#define CLK_GOUT_HSI2C2_IPCLK 17344#define CLK_GOUT_HSI2C2_PCLK 18345#define CLK_GOUT_I2C0_PCLK 19346#define CLK_GOUT_I2C1_PCLK 20347#define CLK_GOUT_I2C2_PCLK 21348#define CLK_GOUT_I2C3_PCLK 22349#define CLK_GOUT_I2C4_PCLK 23350#define CLK_GOUT_I2C5_PCLK 24351#define CLK_GOUT_I2C6_PCLK 25352#define CLK_GOUT_MCT_PCLK 26353#define CLK_GOUT_PWM_MOTOR_PCLK 27354#define CLK_GOUT_SPI0_IPCLK 28355#define CLK_GOUT_SPI0_PCLK 29356#define CLK_GOUT_SYSREG_PERI_PCLK 30357#define CLK_GOUT_UART_IPCLK 31358#define CLK_GOUT_UART_PCLK 32359#define CLK_GOUT_WDT0_PCLK 33360#define CLK_GOUT_WDT1_PCLK 34361#define CLK_GOUT_BUSIF_TMU_PCLK 35362 363/* CMU_CORE */364#define CLK_MOUT_CORE_BUS_USER 1365#define CLK_MOUT_CORE_CCI_USER 2366#define CLK_MOUT_CORE_MMC_EMBD_USER 3367#define CLK_MOUT_CORE_SSS_USER 4368#define CLK_MOUT_CORE_GIC 5369#define CLK_DOUT_CORE_BUSP 6370#define CLK_GOUT_CCI_ACLK 7371#define CLK_GOUT_GIC_CLK 8372#define CLK_GOUT_MMC_EMBD_ACLK 9373#define CLK_GOUT_MMC_EMBD_SDCLKIN 10374#define CLK_GOUT_SSS_ACLK 11375#define CLK_GOUT_SSS_PCLK 12376#define CLK_GOUT_GPIO_CORE_PCLK 13377#define CLK_GOUT_SYSREG_CORE_PCLK 14378#define CLK_GOUT_PDMA_CORE_ACLK 15379#define CLK_GOUT_SPDMA_CORE_ACLK 16380 381/* CMU_DPU */382#define CLK_MOUT_DPU_USER 1383#define CLK_DOUT_DPU_BUSP 2384#define CLK_GOUT_DPU_CMU_DPU_PCLK 3385#define CLK_GOUT_DPU_DECON0_ACLK 4386#define CLK_GOUT_DPU_DMA_ACLK 5387#define CLK_GOUT_DPU_DPP_ACLK 6388#define CLK_GOUT_DPU_PPMU_ACLK 7389#define CLK_GOUT_DPU_PPMU_PCLK 8390#define CLK_GOUT_DPU_SMMU_CLK 9391#define CLK_GOUT_DPU_SYSREG_PCLK 10392#define DPU_NR_CLK 11393 394#endif /* _DT_BINDINGS_CLOCK_EXYNOS_850_H */395