123 lines · c
1/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */2/*3 * Copyright (c) 2021, Qualcomm Innovation Center, Inc. All rights reserved.4 */5 6#ifndef _DT_BINDINGS_CLK_QCOM_GCC_SDX65_H7#define _DT_BINDINGS_CLK_QCOM_GCC_SDX65_H8 9/* GCC clocks */10#define GPLL0 011#define GPLL0_OUT_EVEN 112#define GCC_AHB_PCIE_LINK_CLK 213#define GCC_BLSP1_AHB_CLK 314#define GCC_BLSP1_QUP1_I2C_APPS_CLK 415#define GCC_BLSP1_QUP1_I2C_APPS_CLK_SRC 516#define GCC_BLSP1_QUP1_SPI_APPS_CLK 617#define GCC_BLSP1_QUP1_SPI_APPS_CLK_SRC 718#define GCC_BLSP1_QUP2_I2C_APPS_CLK 819#define GCC_BLSP1_QUP2_I2C_APPS_CLK_SRC 920#define GCC_BLSP1_QUP2_SPI_APPS_CLK 1021#define GCC_BLSP1_QUP2_SPI_APPS_CLK_SRC 1122#define GCC_BLSP1_QUP3_I2C_APPS_CLK 1223#define GCC_BLSP1_QUP3_I2C_APPS_CLK_SRC 1324#define GCC_BLSP1_QUP3_SPI_APPS_CLK 1425#define GCC_BLSP1_QUP3_SPI_APPS_CLK_SRC 1526#define GCC_BLSP1_QUP4_I2C_APPS_CLK 1627#define GCC_BLSP1_QUP4_I2C_APPS_CLK_SRC 1728#define GCC_BLSP1_QUP4_SPI_APPS_CLK 1829#define GCC_BLSP1_QUP4_SPI_APPS_CLK_SRC 1930#define GCC_BLSP1_SLEEP_CLK 2031#define GCC_BLSP1_UART1_APPS_CLK 2132#define GCC_BLSP1_UART1_APPS_CLK_SRC 2233#define GCC_BLSP1_UART2_APPS_CLK 2334#define GCC_BLSP1_UART2_APPS_CLK_SRC 2435#define GCC_BLSP1_UART3_APPS_CLK 2536#define GCC_BLSP1_UART3_APPS_CLK_SRC 2637#define GCC_BLSP1_UART4_APPS_CLK 2738#define GCC_BLSP1_UART4_APPS_CLK_SRC 2839#define GCC_BOOT_ROM_AHB_CLK 2940#define GCC_CPUSS_AHB_CLK 3041#define GCC_CPUSS_AHB_CLK_SRC 3142#define GCC_CPUSS_AHB_POSTDIV_CLK_SRC 3243#define GCC_CPUSS_GNOC_CLK 3344#define GCC_GP1_CLK 3445#define GCC_GP1_CLK_SRC 3546#define GCC_GP2_CLK 3647#define GCC_GP2_CLK_SRC 3748#define GCC_GP3_CLK 3849#define GCC_GP3_CLK_SRC 3950#define GCC_PCIE_0_CLKREF_EN 4051#define GCC_PCIE_AUX_CLK 4152#define GCC_PCIE_AUX_CLK_SRC 4253#define GCC_PCIE_AUX_PHY_CLK_SRC 4354#define GCC_PCIE_CFG_AHB_CLK 4455#define GCC_PCIE_MSTR_AXI_CLK 4556#define GCC_PCIE_PIPE_CLK 4657#define GCC_PCIE_PIPE_CLK_SRC 4758#define GCC_PCIE_RCHNG_PHY_CLK 4859#define GCC_PCIE_RCHNG_PHY_CLK_SRC 4960#define GCC_PCIE_SLEEP_CLK 5061#define GCC_PCIE_SLV_AXI_CLK 5162#define GCC_PCIE_SLV_Q2A_AXI_CLK 5263#define GCC_PDM2_CLK 5364#define GCC_PDM2_CLK_SRC 5465#define GCC_PDM_AHB_CLK 5566#define GCC_PDM_XO4_CLK 5667#define GCC_RX1_USB2_CLKREF_EN 5768#define GCC_SDCC1_AHB_CLK 5869#define GCC_SDCC1_APPS_CLK 5970#define GCC_SDCC1_APPS_CLK_SRC 6071#define GCC_SPMI_FETCHER_AHB_CLK 6172#define GCC_SPMI_FETCHER_CLK 6273#define GCC_SPMI_FETCHER_CLK_SRC 6374#define GCC_SYS_NOC_CPUSS_AHB_CLK 6475#define GCC_USB30_MASTER_CLK 6576#define GCC_USB30_MASTER_CLK_SRC 6677#define GCC_USB30_MOCK_UTMI_CLK 6778#define GCC_USB30_MOCK_UTMI_CLK_SRC 6879#define GCC_USB30_MOCK_UTMI_POSTDIV_CLK_SRC 6980#define GCC_USB30_MSTR_AXI_CLK 7081#define GCC_USB30_SLEEP_CLK 7182#define GCC_USB30_SLV_AHB_CLK 7283#define GCC_USB3_PHY_AUX_CLK 7384#define GCC_USB3_PHY_AUX_CLK_SRC 7485#define GCC_USB3_PHY_PIPE_CLK 7586#define GCC_USB3_PHY_PIPE_CLK_SRC 7687#define GCC_USB3_PRIM_CLKREF_EN 7788#define GCC_USB_PHY_CFG_AHB2PHY_CLK 7889#define GCC_XO_DIV4_CLK 7990#define GCC_XO_PCIE_LINK_CLK 8091 92/* GCC resets */93#define GCC_BLSP1_QUP1_BCR 094#define GCC_BLSP1_QUP2_BCR 195#define GCC_BLSP1_QUP3_BCR 296#define GCC_BLSP1_QUP4_BCR 397#define GCC_BLSP1_UART1_BCR 498#define GCC_BLSP1_UART2_BCR 599#define GCC_BLSP1_UART3_BCR 6100#define GCC_BLSP1_UART4_BCR 7101#define GCC_PCIE_BCR 8102#define GCC_PCIE_LINK_DOWN_BCR 9103#define GCC_PCIE_NOCSR_COM_PHY_BCR 10104#define GCC_PCIE_PHY_BCR 11105#define GCC_PCIE_PHY_CFG_AHB_BCR 12106#define GCC_PCIE_PHY_COM_BCR 13107#define GCC_PCIE_PHY_NOCSR_COM_PHY_BCR 14108#define GCC_PDM_BCR 15109#define GCC_QUSB2PHY_BCR 16110#define GCC_SDCC1_BCR 17111#define GCC_SPMI_FETCHER_BCR 18112#define GCC_TCSR_PCIE_BCR 19113#define GCC_USB30_BCR 20114#define GCC_USB3_PHY_BCR 21115#define GCC_USB3PHY_PHY_BCR 22116#define GCC_USB_PHY_CFG_AHB2PHY_BCR 23117 118/* GCC power domains */119#define USB30_GDSC 0120#define PCIE_GDSC 1121 122#endif123