272 lines · c
1/* SPDX-License-Identifier: GPL-2.0-only */2/*3 * Copyright (c) 2020, The Linux Foundation. All rights reserved.4 */5 6#ifndef _DT_BINDINGS_CLK_QCOM_GCC_SM8250_H7#define _DT_BINDINGS_CLK_QCOM_GCC_SM8250_H8 9/* GCC clocks */10#define GPLL0 011#define GPLL0_OUT_EVEN 112#define GPLL4 213#define GPLL9 314#define GCC_AGGRE_NOC_PCIE_TBU_CLK 415#define GCC_AGGRE_UFS_CARD_AXI_CLK 516#define GCC_AGGRE_UFS_PHY_AXI_CLK 617#define GCC_AGGRE_USB3_PRIM_AXI_CLK 718#define GCC_AGGRE_USB3_SEC_AXI_CLK 819#define GCC_BOOT_ROM_AHB_CLK 920#define GCC_CAMERA_AHB_CLK 1021#define GCC_CAMERA_HF_AXI_CLK 1122#define GCC_CAMERA_SF_AXI_CLK 1223#define GCC_CAMERA_XO_CLK 1324#define GCC_CFG_NOC_USB3_PRIM_AXI_CLK 1425#define GCC_CFG_NOC_USB3_SEC_AXI_CLK 1526#define GCC_CPUSS_AHB_CLK 1627#define GCC_CPUSS_AHB_CLK_SRC 1728#define GCC_CPUSS_AHB_POSTDIV_CLK_SRC 1829#define GCC_CPUSS_DVM_BUS_CLK 1930#define GCC_CPUSS_RBCPR_CLK 2031#define GCC_DDRSS_GPU_AXI_CLK 2132#define GCC_DDRSS_PCIE_SF_TBU_CLK 2233#define GCC_DISP_AHB_CLK 2334#define GCC_DISP_HF_AXI_CLK 2435#define GCC_DISP_SF_AXI_CLK 2536#define GCC_DISP_XO_CLK 2637#define GCC_GP1_CLK 2738#define GCC_GP1_CLK_SRC 2839#define GCC_GP2_CLK 2940#define GCC_GP2_CLK_SRC 3041#define GCC_GP3_CLK 3142#define GCC_GP3_CLK_SRC 3243#define GCC_GPU_CFG_AHB_CLK 3344#define GCC_GPU_GPLL0_CLK_SRC 3445#define GCC_GPU_GPLL0_DIV_CLK_SRC 3546#define GCC_GPU_IREF_EN 3647#define GCC_GPU_MEMNOC_GFX_CLK 3748#define GCC_GPU_SNOC_DVM_GFX_CLK 3849#define GCC_NPU_AXI_CLK 3950#define GCC_NPU_BWMON_AXI_CLK 4051#define GCC_NPU_BWMON_CFG_AHB_CLK 4152#define GCC_NPU_CFG_AHB_CLK 4253#define GCC_NPU_DMA_CLK 4354#define GCC_NPU_GPLL0_CLK_SRC 4455#define GCC_NPU_GPLL0_DIV_CLK_SRC 4556#define GCC_PCIE0_PHY_REFGEN_CLK 4657#define GCC_PCIE1_PHY_REFGEN_CLK 4758#define GCC_PCIE2_PHY_REFGEN_CLK 4859#define GCC_PCIE_0_AUX_CLK 4960#define GCC_PCIE_0_AUX_CLK_SRC 5061#define GCC_PCIE_0_CFG_AHB_CLK 5162#define GCC_PCIE_0_MSTR_AXI_CLK 5263#define GCC_PCIE_0_PIPE_CLK 5364#define GCC_PCIE_0_SLV_AXI_CLK 5465#define GCC_PCIE_0_SLV_Q2A_AXI_CLK 5566#define GCC_PCIE_1_AUX_CLK 5667#define GCC_PCIE_1_AUX_CLK_SRC 5768#define GCC_PCIE_1_CFG_AHB_CLK 5869#define GCC_PCIE_1_MSTR_AXI_CLK 5970#define GCC_PCIE_1_PIPE_CLK 6071#define GCC_PCIE_1_SLV_AXI_CLK 6172#define GCC_PCIE_1_SLV_Q2A_AXI_CLK 6273#define GCC_PCIE_2_AUX_CLK 6374#define GCC_PCIE_2_AUX_CLK_SRC 6475#define GCC_PCIE_2_CFG_AHB_CLK 6576#define GCC_PCIE_2_MSTR_AXI_CLK 6677#define GCC_PCIE_2_PIPE_CLK 6778#define GCC_PCIE_2_SLV_AXI_CLK 6879#define GCC_PCIE_2_SLV_Q2A_AXI_CLK 6980#define GCC_PCIE_MDM_CLKREF_EN 7081#define GCC_PCIE_PHY_AUX_CLK 7182#define GCC_PCIE_PHY_REFGEN_CLK_SRC 7283#define GCC_PCIE_WIFI_CLKREF_EN 7384#define GCC_PCIE_WIGIG_CLKREF_EN 7485#define GCC_PDM2_CLK 7586#define GCC_PDM2_CLK_SRC 7687#define GCC_PDM_AHB_CLK 7788#define GCC_PDM_XO4_CLK 7889#define GCC_PRNG_AHB_CLK 7990#define GCC_QMIP_CAMERA_NRT_AHB_CLK 8091#define GCC_QMIP_CAMERA_RT_AHB_CLK 8192#define GCC_QMIP_DISP_AHB_CLK 8293#define GCC_QMIP_VIDEO_CVP_AHB_CLK 8394#define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 8495#define GCC_QUPV3_WRAP0_CORE_2X_CLK 8596#define GCC_QUPV3_WRAP0_CORE_CLK 8697#define GCC_QUPV3_WRAP0_S0_CLK 8798#define GCC_QUPV3_WRAP0_S0_CLK_SRC 8899#define GCC_QUPV3_WRAP0_S1_CLK 89100#define GCC_QUPV3_WRAP0_S1_CLK_SRC 90101#define GCC_QUPV3_WRAP0_S2_CLK 91102#define GCC_QUPV3_WRAP0_S2_CLK_SRC 92103#define GCC_QUPV3_WRAP0_S3_CLK 93104#define GCC_QUPV3_WRAP0_S3_CLK_SRC 94105#define GCC_QUPV3_WRAP0_S4_CLK 95106#define GCC_QUPV3_WRAP0_S4_CLK_SRC 96107#define GCC_QUPV3_WRAP0_S5_CLK 97108#define GCC_QUPV3_WRAP0_S5_CLK_SRC 98109#define GCC_QUPV3_WRAP0_S6_CLK 99110#define GCC_QUPV3_WRAP0_S6_CLK_SRC 100111#define GCC_QUPV3_WRAP0_S7_CLK 101112#define GCC_QUPV3_WRAP0_S7_CLK_SRC 102113#define GCC_QUPV3_WRAP1_CORE_2X_CLK 103114#define GCC_QUPV3_WRAP1_CORE_CLK 104115#define GCC_QUPV3_WRAP1_S0_CLK 105116#define GCC_QUPV3_WRAP1_S0_CLK_SRC 106117#define GCC_QUPV3_WRAP1_S1_CLK 107118#define GCC_QUPV3_WRAP1_S1_CLK_SRC 108119#define GCC_QUPV3_WRAP1_S2_CLK 109120#define GCC_QUPV3_WRAP1_S2_CLK_SRC 110121#define GCC_QUPV3_WRAP1_S3_CLK 111122#define GCC_QUPV3_WRAP1_S3_CLK_SRC 112123#define GCC_QUPV3_WRAP1_S4_CLK 113124#define GCC_QUPV3_WRAP1_S4_CLK_SRC 114125#define GCC_QUPV3_WRAP1_S5_CLK 115126#define GCC_QUPV3_WRAP1_S5_CLK_SRC 116127#define GCC_QUPV3_WRAP2_CORE_2X_CLK 117128#define GCC_QUPV3_WRAP2_CORE_CLK 118129#define GCC_QUPV3_WRAP2_S0_CLK 119130#define GCC_QUPV3_WRAP2_S0_CLK_SRC 120131#define GCC_QUPV3_WRAP2_S1_CLK 121132#define GCC_QUPV3_WRAP2_S1_CLK_SRC 122133#define GCC_QUPV3_WRAP2_S2_CLK 123134#define GCC_QUPV3_WRAP2_S2_CLK_SRC 124135#define GCC_QUPV3_WRAP2_S3_CLK 125136#define GCC_QUPV3_WRAP2_S3_CLK_SRC 126137#define GCC_QUPV3_WRAP2_S4_CLK 127138#define GCC_QUPV3_WRAP2_S4_CLK_SRC 128139#define GCC_QUPV3_WRAP2_S5_CLK 129140#define GCC_QUPV3_WRAP2_S5_CLK_SRC 130141#define GCC_QUPV3_WRAP_0_M_AHB_CLK 131142#define GCC_QUPV3_WRAP_0_S_AHB_CLK 132143#define GCC_QUPV3_WRAP_1_M_AHB_CLK 133144#define GCC_QUPV3_WRAP_1_S_AHB_CLK 134145#define GCC_QUPV3_WRAP_2_M_AHB_CLK 135146#define GCC_QUPV3_WRAP_2_S_AHB_CLK 136147#define GCC_SDCC2_AHB_CLK 137148#define GCC_SDCC2_APPS_CLK 138149#define GCC_SDCC2_APPS_CLK_SRC 139150#define GCC_SDCC4_AHB_CLK 140151#define GCC_SDCC4_APPS_CLK 141152#define GCC_SDCC4_APPS_CLK_SRC 142153#define GCC_SYS_NOC_CPUSS_AHB_CLK 143154#define GCC_TSIF_AHB_CLK 144155#define GCC_TSIF_INACTIVITY_TIMERS_CLK 145156#define GCC_TSIF_REF_CLK 146157#define GCC_TSIF_REF_CLK_SRC 147158#define GCC_UFS_1X_CLKREF_EN 148159#define GCC_UFS_CARD_AHB_CLK 149160#define GCC_UFS_CARD_AXI_CLK 150161#define GCC_UFS_CARD_AXI_CLK_SRC 151162#define GCC_UFS_CARD_ICE_CORE_CLK 152163#define GCC_UFS_CARD_ICE_CORE_CLK_SRC 153164#define GCC_UFS_CARD_PHY_AUX_CLK 154165#define GCC_UFS_CARD_PHY_AUX_CLK_SRC 155166#define GCC_UFS_CARD_RX_SYMBOL_0_CLK 156167#define GCC_UFS_CARD_RX_SYMBOL_1_CLK 157168#define GCC_UFS_CARD_TX_SYMBOL_0_CLK 158169#define GCC_UFS_CARD_UNIPRO_CORE_CLK 159170#define GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC 160171#define GCC_UFS_PHY_AHB_CLK 161172#define GCC_UFS_PHY_AXI_CLK 162173#define GCC_UFS_PHY_AXI_CLK_SRC 163174#define GCC_UFS_PHY_ICE_CORE_CLK 164175#define GCC_UFS_PHY_ICE_CORE_CLK_SRC 165176#define GCC_UFS_PHY_PHY_AUX_CLK 166177#define GCC_UFS_PHY_PHY_AUX_CLK_SRC 167178#define GCC_UFS_PHY_RX_SYMBOL_0_CLK 168179#define GCC_UFS_PHY_RX_SYMBOL_1_CLK 169180#define GCC_UFS_PHY_TX_SYMBOL_0_CLK 170181#define GCC_UFS_PHY_UNIPRO_CORE_CLK 171182#define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 172183#define GCC_USB30_PRIM_MASTER_CLK 173184#define GCC_USB30_PRIM_MASTER_CLK_SRC 174185#define GCC_USB30_PRIM_MOCK_UTMI_CLK 175186#define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 176187#define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC 177188#define GCC_USB30_PRIM_SLEEP_CLK 178189#define GCC_USB30_SEC_MASTER_CLK 179190#define GCC_USB30_SEC_MASTER_CLK_SRC 180191#define GCC_USB30_SEC_MOCK_UTMI_CLK 181192#define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC 182193#define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SRC 183194#define GCC_USB30_SEC_SLEEP_CLK 184195#define GCC_USB3_PRIM_PHY_AUX_CLK 185196#define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 186197#define GCC_USB3_PRIM_PHY_COM_AUX_CLK 187198#define GCC_USB3_PRIM_PHY_PIPE_CLK 188199#define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC 189200#define GCC_USB3_SEC_CLKREF_EN 190201#define GCC_USB3_SEC_PHY_AUX_CLK 191202#define GCC_USB3_SEC_PHY_AUX_CLK_SRC 192203#define GCC_USB3_SEC_PHY_COM_AUX_CLK 193204#define GCC_USB3_SEC_PHY_PIPE_CLK 194205#define GCC_USB3_SEC_PHY_PIPE_CLK_SRC 195206#define GCC_VIDEO_AHB_CLK 196207#define GCC_VIDEO_AXI0_CLK 197208#define GCC_VIDEO_AXI1_CLK 198209#define GCC_VIDEO_XO_CLK 199210 211/* GCC resets */212#define GCC_GPU_BCR 0213#define GCC_MMSS_BCR 1214#define GCC_NPU_BWMON_BCR 2215#define GCC_NPU_BCR 3216#define GCC_PCIE_0_BCR 4217#define GCC_PCIE_0_LINK_DOWN_BCR 5218#define GCC_PCIE_0_NOCSR_COM_PHY_BCR 6219#define GCC_PCIE_0_PHY_BCR 7220#define GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR 8221#define GCC_PCIE_1_BCR 9222#define GCC_PCIE_1_LINK_DOWN_BCR 10223#define GCC_PCIE_1_NOCSR_COM_PHY_BCR 11224#define GCC_PCIE_1_PHY_BCR 12225#define GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR 13226#define GCC_PCIE_2_BCR 14227#define GCC_PCIE_2_LINK_DOWN_BCR 15228#define GCC_PCIE_2_NOCSR_COM_PHY_BCR 16229#define GCC_PCIE_2_PHY_BCR 17230#define GCC_PCIE_2_PHY_NOCSR_COM_PHY_BCR 18231#define GCC_PCIE_PHY_BCR 19232#define GCC_PCIE_PHY_CFG_AHB_BCR 20233#define GCC_PCIE_PHY_COM_BCR 21234#define GCC_PDM_BCR 22235#define GCC_PRNG_BCR 23236#define GCC_QUPV3_WRAPPER_0_BCR 24237#define GCC_QUPV3_WRAPPER_1_BCR 25238#define GCC_QUPV3_WRAPPER_2_BCR 26239#define GCC_QUSB2PHY_PRIM_BCR 27240#define GCC_QUSB2PHY_SEC_BCR 28241#define GCC_SDCC2_BCR 29242#define GCC_SDCC4_BCR 30243#define GCC_TSIF_BCR 31244#define GCC_UFS_CARD_BCR 32245#define GCC_UFS_PHY_BCR 33246#define GCC_USB30_PRIM_BCR 34247#define GCC_USB30_SEC_BCR 35248#define GCC_USB3_DP_PHY_PRIM_BCR 36249#define GCC_USB3_DP_PHY_SEC_BCR 37250#define GCC_USB3_PHY_PRIM_BCR 38251#define GCC_USB3_PHY_SEC_BCR 39252#define GCC_USB3PHY_PHY_PRIM_BCR 40253#define GCC_USB3PHY_PHY_SEC_BCR 41254#define GCC_USB_PHY_CFG_AHB2PHY_BCR 42255#define GCC_VIDEO_AXI0_CLK_ARES 43256#define GCC_VIDEO_AXI1_CLK_ARES 44257 258/* GCC power domains */259#define PCIE_0_GDSC 0260#define PCIE_1_GDSC 1261#define PCIE_2_GDSC 2262#define UFS_CARD_GDSC 3263#define UFS_PHY_GDSC 4264#define USB30_PRIM_GDSC 5265#define USB30_SEC_GDSC 6266#define HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDSC 7267#define HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDSC 8268#define HLOS1_VOTE_MMNOC_MMU_TBU_SF0_GDSC 9269#define HLOS1_VOTE_MMNOC_MMU_TBU_SF1_GDSC 10270 271#endif272