357 lines · c
1/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */2/*3 * Copyright (c) 2022 Qualcomm Innovation Center, Inc. All rights reserved.4 */5 6#ifndef _DT_BINDINGS_CLK_QCOM_GCC_IPQ5332_H7#define _DT_BINDINGS_CLK_QCOM_GCC_IPQ5332_H8 9#define GPLL0_MAIN 010#define GPLL0 111#define GPLL2_MAIN 212#define GPLL2 313#define GPLL4_MAIN 414#define GPLL4 515#define GCC_ADSS_PWM_CLK 616#define GCC_ADSS_PWM_CLK_SRC 717#define GCC_AHB_CLK 818#define GCC_APSS_AXI_CLK_SRC 919#define GCC_BLSP1_AHB_CLK 1020#define GCC_BLSP1_QUP1_I2C_APPS_CLK 1121#define GCC_BLSP1_QUP1_SPI_APPS_CLK 1222#define GCC_BLSP1_QUP1_SPI_APPS_CLK_SRC 1323#define GCC_BLSP1_QUP2_I2C_APPS_CLK 1424#define GCC_BLSP1_QUP2_SPI_APPS_CLK 1525#define GCC_BLSP1_QUP2_SPI_APPS_CLK_SRC 1626#define GCC_BLSP1_QUP3_I2C_APPS_CLK 1727#define GCC_BLSP1_QUP3_SPI_APPS_CLK 1828#define GCC_BLSP1_QUP3_SPI_APPS_CLK_SRC 1929#define GCC_BLSP1_SLEEP_CLK 2030#define GCC_BLSP1_UART1_APPS_CLK 2131#define GCC_BLSP1_UART1_APPS_CLK_SRC 2232#define GCC_BLSP1_UART2_APPS_CLK 2333#define GCC_BLSP1_UART2_APPS_CLK_SRC 2434#define GCC_BLSP1_UART3_APPS_CLK 2535#define GCC_BLSP1_UART3_APPS_CLK_SRC 2636#define GCC_CE_AHB_CLK 2737#define GCC_CE_AXI_CLK 2838#define GCC_CE_PCNOC_AHB_CLK 2939#define GCC_CMN_12GPLL_AHB_CLK 3040#define GCC_CMN_12GPLL_APU_CLK 3141#define GCC_CMN_12GPLL_SYS_CLK 3242#define GCC_GP1_CLK 3343#define GCC_GP1_CLK_SRC 3444#define GCC_GP2_CLK 3545#define GCC_GP2_CLK_SRC 3646#define GCC_LPASS_CORE_AXIM_CLK 3747#define GCC_LPASS_SWAY_CLK 3848#define GCC_LPASS_SWAY_CLK_SRC 3949#define GCC_MDIO_AHB_CLK 4050#define GCC_MDIO_SLAVE_AHB_CLK 4151#define GCC_MEM_NOC_Q6_AXI_CLK 4252#define GCC_MEM_NOC_TS_CLK 4353#define GCC_NSS_TS_CLK 4454#define GCC_NSS_TS_CLK_SRC 4555#define GCC_NSSCC_CLK 4656#define GCC_NSSCFG_CLK 4757#define GCC_NSSNOC_ATB_CLK 4858#define GCC_NSSNOC_NSSCC_CLK 4959#define GCC_NSSNOC_QOSGEN_REF_CLK 5060#define GCC_NSSNOC_SNOC_1_CLK 5161#define GCC_NSSNOC_SNOC_CLK 5262#define GCC_NSSNOC_TIMEOUT_REF_CLK 5363#define GCC_NSSNOC_XO_DCD_CLK 5464#define GCC_PCIE3X1_0_AHB_CLK 5565#define GCC_PCIE3X1_0_AUX_CLK 5666#define GCC_PCIE3X1_0_AXI_CLK_SRC 5767#define GCC_PCIE3X1_0_AXI_M_CLK 5868#define GCC_PCIE3X1_0_AXI_S_BRIDGE_CLK 5969#define GCC_PCIE3X1_0_AXI_S_CLK 6070#define GCC_PCIE3X1_0_PIPE_CLK 6171#define GCC_PCIE3X1_0_RCHG_CLK 6272#define GCC_PCIE3X1_0_RCHG_CLK_SRC 6373#define GCC_PCIE3X1_1_AHB_CLK 6474#define GCC_PCIE3X1_1_AUX_CLK 6575#define GCC_PCIE3X1_1_AXI_CLK_SRC 6676#define GCC_PCIE3X1_1_AXI_M_CLK 6777#define GCC_PCIE3X1_1_AXI_S_BRIDGE_CLK 6878#define GCC_PCIE3X1_1_AXI_S_CLK 6979#define GCC_PCIE3X1_1_PIPE_CLK 7080#define GCC_PCIE3X1_1_RCHG_CLK 7181#define GCC_PCIE3X1_1_RCHG_CLK_SRC 7282#define GCC_PCIE3X1_PHY_AHB_CLK 7383#define GCC_PCIE3X2_AHB_CLK 7484#define GCC_PCIE3X2_AUX_CLK 7585#define GCC_PCIE3X2_AXI_M_CLK 7686#define GCC_PCIE3X2_AXI_M_CLK_SRC 7787#define GCC_PCIE3X2_AXI_S_BRIDGE_CLK 7888#define GCC_PCIE3X2_AXI_S_CLK 7989#define GCC_PCIE3X2_AXI_S_CLK_SRC 8090#define GCC_PCIE3X2_PHY_AHB_CLK 8191#define GCC_PCIE3X2_PIPE_CLK 8292#define GCC_PCIE3X2_RCHG_CLK 8393#define GCC_PCIE3X2_RCHG_CLK_SRC 8494#define GCC_PCIE_AUX_CLK_SRC 8595#define GCC_PCNOC_AT_CLK 8696#define GCC_PCNOC_BFDCD_CLK_SRC 8797#define GCC_PCNOC_LPASS_CLK 8898#define GCC_PRNG_AHB_CLK 8999#define GCC_Q6_AHB_CLK 90100#define GCC_Q6_AHB_S_CLK 91101#define GCC_Q6_AXIM_CLK 92102#define GCC_Q6_AXIM_CLK_SRC 93103#define GCC_Q6_AXIS_CLK 94104#define GCC_Q6_TSCTR_1TO2_CLK 95105#define GCC_Q6SS_ATBM_CLK 96106#define GCC_Q6SS_PCLKDBG_CLK 97107#define GCC_Q6SS_TRIG_CLK 98108#define GCC_QDSS_AT_CLK 99109#define GCC_QDSS_AT_CLK_SRC 100110#define GCC_QDSS_CFG_AHB_CLK 101111#define GCC_QDSS_DAP_AHB_CLK 102112#define GCC_QDSS_DAP_CLK 103113#define GCC_QDSS_DAP_DIV_CLK_SRC 104114#define GCC_QDSS_ETR_USB_CLK 105115#define GCC_QDSS_EUD_AT_CLK 106116#define GCC_QDSS_TSCTR_CLK_SRC 107117#define GCC_QPIC_AHB_CLK 108118#define GCC_QPIC_CLK 109119#define GCC_QPIC_IO_MACRO_CLK 110120#define GCC_QPIC_IO_MACRO_CLK_SRC 111121#define GCC_QPIC_SLEEP_CLK 112122#define GCC_SDCC1_AHB_CLK 113123#define GCC_SDCC1_APPS_CLK 114124#define GCC_SDCC1_APPS_CLK_SRC 115125#define GCC_SLEEP_CLK_SRC 116126#define GCC_SNOC_LPASS_CFG_CLK 117127#define GCC_SNOC_NSSNOC_1_CLK 118128#define GCC_SNOC_NSSNOC_CLK 119129#define GCC_SNOC_PCIE3_1LANE_1_M_CLK 120130#define GCC_SNOC_PCIE3_1LANE_1_S_CLK 121131#define GCC_SNOC_PCIE3_1LANE_M_CLK 122132#define GCC_SNOC_PCIE3_1LANE_S_CLK 123133#define GCC_SNOC_PCIE3_2LANE_M_CLK 124134#define GCC_SNOC_PCIE3_2LANE_S_CLK 125135#define GCC_SNOC_USB_CLK 126136#define GCC_SYS_NOC_AT_CLK 127137#define GCC_SYS_NOC_WCSS_AHB_CLK 128138#define GCC_SYSTEM_NOC_BFDCD_CLK_SRC 129139#define GCC_UNIPHY0_AHB_CLK 130140#define GCC_UNIPHY0_SYS_CLK 131141#define GCC_UNIPHY1_AHB_CLK 132142#define GCC_UNIPHY1_SYS_CLK 133143#define GCC_UNIPHY_SYS_CLK_SRC 134144#define GCC_USB0_AUX_CLK 135145#define GCC_USB0_AUX_CLK_SRC 136146#define GCC_USB0_EUD_AT_CLK 137147#define GCC_USB0_LFPS_CLK 138148#define GCC_USB0_LFPS_CLK_SRC 139149#define GCC_USB0_MASTER_CLK 140150#define GCC_USB0_MASTER_CLK_SRC 141151#define GCC_USB0_MOCK_UTMI_CLK 142152#define GCC_USB0_MOCK_UTMI_CLK_SRC 143153#define GCC_USB0_MOCK_UTMI_DIV_CLK_SRC 144154#define GCC_USB0_PHY_CFG_AHB_CLK 145155#define GCC_USB0_PIPE_CLK 146156#define GCC_USB0_SLEEP_CLK 147157#define GCC_WCSS_AHB_CLK_SRC 148158#define GCC_WCSS_AXIM_CLK 149159#define GCC_WCSS_AXIS_CLK 150160#define GCC_WCSS_DBG_IFC_APB_BDG_CLK 151161#define GCC_WCSS_DBG_IFC_APB_CLK 152162#define GCC_WCSS_DBG_IFC_ATB_BDG_CLK 153163#define GCC_WCSS_DBG_IFC_ATB_CLK 154164#define GCC_WCSS_DBG_IFC_NTS_BDG_CLK 155165#define GCC_WCSS_DBG_IFC_NTS_CLK 156166#define GCC_WCSS_ECAHB_CLK 157167#define GCC_WCSS_MST_ASYNC_BDG_CLK 158168#define GCC_WCSS_SLV_ASYNC_BDG_CLK 159169#define GCC_XO_CLK 160170#define GCC_XO_CLK_SRC 161171#define GCC_XO_DIV4_CLK 162172#define GCC_IM_SLEEP_CLK 163173#define GCC_NSSNOC_PCNOC_1_CLK 164174#define GCC_MEM_NOC_AHB_CLK 165175#define GCC_MEM_NOC_APSS_AXI_CLK 166176#define GCC_SNOC_QOSGEN_EXTREF_DIV_CLK_SRC 167177#define GCC_MEM_NOC_QOSGEN_EXTREF_CLK 168178#define GCC_PCIE3X2_PIPE_CLK_SRC 169179#define GCC_PCIE3X1_0_PIPE_CLK_SRC 170180#define GCC_PCIE3X1_1_PIPE_CLK_SRC 171181#define GCC_USB0_PIPE_CLK_SRC 172182 183#define GCC_ADSS_BCR 0184#define GCC_ADSS_PWM_CLK_ARES 1185#define GCC_AHB_CLK_ARES 2186#define GCC_APC0_VOLTAGE_DROOP_DETECTOR_BCR 3187#define GCC_APC0_VOLTAGE_DROOP_DETECTOR_GPLL0_CLK_ARES 4188#define GCC_APSS_AHB_CLK_ARES 5189#define GCC_APSS_AXI_CLK_ARES 6190#define GCC_BLSP1_AHB_CLK_ARES 7191#define GCC_BLSP1_BCR 8192#define GCC_BLSP1_QUP1_BCR 9193#define GCC_BLSP1_QUP1_I2C_APPS_CLK_ARES 10194#define GCC_BLSP1_QUP1_SPI_APPS_CLK_ARES 11195#define GCC_BLSP1_QUP2_BCR 12196#define GCC_BLSP1_QUP2_I2C_APPS_CLK_ARES 13197#define GCC_BLSP1_QUP2_SPI_APPS_CLK_ARES 14198#define GCC_BLSP1_QUP3_BCR 15199#define GCC_BLSP1_QUP3_I2C_APPS_CLK_ARES 16200#define GCC_BLSP1_QUP3_SPI_APPS_CLK_ARES 17201#define GCC_BLSP1_SLEEP_CLK_ARES 18202#define GCC_BLSP1_UART1_APPS_CLK_ARES 19203#define GCC_BLSP1_UART1_BCR 20204#define GCC_BLSP1_UART2_APPS_CLK_ARES 21205#define GCC_BLSP1_UART2_BCR 22206#define GCC_BLSP1_UART3_APPS_CLK_ARES 23207#define GCC_BLSP1_UART3_BCR 24208#define GCC_CE_BCR 25209#define GCC_CMN_BLK_BCR 26210#define GCC_CMN_LDO0_BCR 27211#define GCC_CMN_LDO1_BCR 28212#define GCC_DCC_BCR 29213#define GCC_GP1_CLK_ARES 30214#define GCC_GP2_CLK_ARES 31215#define GCC_LPASS_BCR 32216#define GCC_LPASS_CORE_AXIM_CLK_ARES 33217#define GCC_LPASS_SWAY_CLK_ARES 34218#define GCC_MDIOM_BCR 35219#define GCC_MDIOS_BCR 36220#define GCC_NSS_BCR 37221#define GCC_NSS_TS_CLK_ARES 38222#define GCC_NSSCC_CLK_ARES 39223#define GCC_NSSCFG_CLK_ARES 40224#define GCC_NSSNOC_ATB_CLK_ARES 41225#define GCC_NSSNOC_NSSCC_CLK_ARES 42226#define GCC_NSSNOC_QOSGEN_REF_CLK_ARES 43227#define GCC_NSSNOC_SNOC_1_CLK_ARES 44228#define GCC_NSSNOC_SNOC_CLK_ARES 45229#define GCC_NSSNOC_TIMEOUT_REF_CLK_ARES 46230#define GCC_NSSNOC_XO_DCD_CLK_ARES 47231#define GCC_PCIE3X1_0_AHB_CLK_ARES 48232#define GCC_PCIE3X1_0_AUX_CLK_ARES 49233#define GCC_PCIE3X1_0_AXI_M_CLK_ARES 50234#define GCC_PCIE3X1_0_AXI_S_BRIDGE_CLK_ARES 51235#define GCC_PCIE3X1_0_AXI_S_CLK_ARES 52236#define GCC_PCIE3X1_0_BCR 53237#define GCC_PCIE3X1_0_LINK_DOWN_BCR 54238#define GCC_PCIE3X1_0_PHY_BCR 55239#define GCC_PCIE3X1_0_PHY_PHY_BCR 56240#define GCC_PCIE3X1_1_AHB_CLK_ARES 57241#define GCC_PCIE3X1_1_AUX_CLK_ARES 58242#define GCC_PCIE3X1_1_AXI_M_CLK_ARES 59243#define GCC_PCIE3X1_1_AXI_S_BRIDGE_CLK_ARES 60244#define GCC_PCIE3X1_1_AXI_S_CLK_ARES 61245#define GCC_PCIE3X1_1_BCR 62246#define GCC_PCIE3X1_1_LINK_DOWN_BCR 63247#define GCC_PCIE3X1_1_PHY_BCR 64248#define GCC_PCIE3X1_1_PHY_PHY_BCR 65249#define GCC_PCIE3X1_PHY_AHB_CLK_ARES 66250#define GCC_PCIE3X2_AHB_CLK_ARES 67251#define GCC_PCIE3X2_AUX_CLK_ARES 68252#define GCC_PCIE3X2_AXI_M_CLK_ARES 69253#define GCC_PCIE3X2_AXI_S_BRIDGE_CLK_ARES 70254#define GCC_PCIE3X2_AXI_S_CLK_ARES 71255#define GCC_PCIE3X2_BCR 72256#define GCC_PCIE3X2_LINK_DOWN_BCR 73257#define GCC_PCIE3X2_PHY_AHB_CLK_ARES 74258#define GCC_PCIE3X2_PHY_BCR 75259#define GCC_PCIE3X2PHY_PHY_BCR 76260#define GCC_PCNOC_BCR 77261#define GCC_PCNOC_LPASS_CLK_ARES 78262#define GCC_PRNG_AHB_CLK_ARES 79263#define GCC_PRNG_BCR 80264#define GCC_Q6_AHB_CLK_ARES 81265#define GCC_Q6_AHB_S_CLK_ARES 82266#define GCC_Q6_AXIM_CLK_ARES 83267#define GCC_Q6_AXIS_CLK_ARES 84268#define GCC_Q6_TSCTR_1TO2_CLK_ARES 85269#define GCC_Q6SS_ATBM_CLK_ARES 86270#define GCC_Q6SS_PCLKDBG_CLK_ARES 87271#define GCC_Q6SS_TRIG_CLK_ARES 88272#define GCC_QDSS_APB2JTAG_CLK_ARES 89273#define GCC_QDSS_AT_CLK_ARES 90274#define GCC_QDSS_BCR 91275#define GCC_QDSS_CFG_AHB_CLK_ARES 92276#define GCC_QDSS_DAP_AHB_CLK_ARES 93277#define GCC_QDSS_DAP_CLK_ARES 94278#define GCC_QDSS_ETR_USB_CLK_ARES 95279#define GCC_QDSS_EUD_AT_CLK_ARES 96280#define GCC_QDSS_STM_CLK_ARES 97281#define GCC_QDSS_TRACECLKIN_CLK_ARES 98282#define GCC_QDSS_TS_CLK_ARES 99283#define GCC_QDSS_TSCTR_DIV16_CLK_ARES 100284#define GCC_QDSS_TSCTR_DIV2_CLK_ARES 101285#define GCC_QDSS_TSCTR_DIV3_CLK_ARES 102286#define GCC_QDSS_TSCTR_DIV4_CLK_ARES 103287#define GCC_QDSS_TSCTR_DIV8_CLK_ARES 104288#define GCC_QPIC_AHB_CLK_ARES 105289#define GCC_QPIC_CLK_ARES 106290#define GCC_QPIC_BCR 107291#define GCC_QPIC_IO_MACRO_CLK_ARES 108292#define GCC_QPIC_SLEEP_CLK_ARES 109293#define GCC_QUSB2_0_PHY_BCR 110294#define GCC_SDCC1_AHB_CLK_ARES 111295#define GCC_SDCC1_APPS_CLK_ARES 112296#define GCC_SDCC_BCR 113297#define GCC_SNOC_BCR 114298#define GCC_SNOC_LPASS_CFG_CLK_ARES 115299#define GCC_SNOC_NSSNOC_1_CLK_ARES 116300#define GCC_SNOC_NSSNOC_CLK_ARES 117301#define GCC_SYS_NOC_QDSS_STM_AXI_CLK_ARES 118302#define GCC_SYS_NOC_WCSS_AHB_CLK_ARES 119303#define GCC_UNIPHY0_AHB_CLK_ARES 120304#define GCC_UNIPHY0_BCR 121305#define GCC_UNIPHY0_SYS_CLK_ARES 122306#define GCC_UNIPHY1_AHB_CLK_ARES 123307#define GCC_UNIPHY1_BCR 124308#define GCC_UNIPHY1_SYS_CLK_ARES 125309#define GCC_USB0_AUX_CLK_ARES 126310#define GCC_USB0_EUD_AT_CLK_ARES 127311#define GCC_USB0_LFPS_CLK_ARES 128312#define GCC_USB0_MASTER_CLK_ARES 129313#define GCC_USB0_MOCK_UTMI_CLK_ARES 130314#define GCC_USB0_PHY_BCR 131315#define GCC_USB0_PHY_CFG_AHB_CLK_ARES 132316#define GCC_USB0_SLEEP_CLK_ARES 133317#define GCC_USB3PHY_0_PHY_BCR 134318#define GCC_USB_BCR 135319#define GCC_WCSS_AXIM_CLK_ARES 136320#define GCC_WCSS_AXIS_CLK_ARES 137321#define GCC_WCSS_BCR 138322#define GCC_WCSS_DBG_IFC_APB_BDG_CLK_ARES 139323#define GCC_WCSS_DBG_IFC_APB_CLK_ARES 140324#define GCC_WCSS_DBG_IFC_ATB_BDG_CLK_ARES 141325#define GCC_WCSS_DBG_IFC_ATB_CLK_ARES 142326#define GCC_WCSS_DBG_IFC_NTS_BDG_CLK_ARES 143327#define GCC_WCSS_DBG_IFC_NTS_CLK_ARES 144328#define GCC_WCSS_ECAHB_CLK_ARES 145329#define GCC_WCSS_MST_ASYNC_BDG_CLK_ARES 146330#define GCC_WCSS_Q6_BCR 147331#define GCC_WCSS_SLV_ASYNC_BDG_CLK_ARES 148332#define GCC_XO_CLK_ARES 149333#define GCC_XO_DIV4_CLK_ARES 150334#define GCC_Q6SS_DBG_ARES 151335#define GCC_WCSS_DBG_BDG_ARES 152336#define GCC_WCSS_DBG_ARES 153337#define GCC_WCSS_AXI_S_ARES 154338#define GCC_WCSS_AXI_M_ARES 155339#define GCC_WCSSAON_ARES 156340#define GCC_PCIE3X2_PIPE_ARES 157341#define GCC_PCIE3X2_CORE_STICKY_ARES 158342#define GCC_PCIE3X2_AXI_S_STICKY_ARES 159343#define GCC_PCIE3X2_AXI_M_STICKY_ARES 160344#define GCC_PCIE3X1_0_PIPE_ARES 161345#define GCC_PCIE3X1_0_CORE_STICKY_ARES 162346#define GCC_PCIE3X1_0_AXI_S_STICKY_ARES 163347#define GCC_PCIE3X1_0_AXI_M_STICKY_ARES 164348#define GCC_PCIE3X1_1_PIPE_ARES 165349#define GCC_PCIE3X1_1_CORE_STICKY_ARES 166350#define GCC_PCIE3X1_1_AXI_S_STICKY_ARES 167351#define GCC_PCIE3X1_1_AXI_M_STICKY_ARES 168352#define GCC_IM_SLEEP_CLK_ARES 169353#define GCC_NSSNOC_PCNOC_1_CLK_ARES 170354#define GCC_UNIPHY0_XPCS_ARES 171355#define GCC_UNIPHY1_XPCS_ARES 172356#endif357