194 lines · c
1/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */2/*3 * Copyright (c) 2022-2023, Qualcomm Innovation Center, Inc. All rights reserved.4 */5 6#ifndef _DT_BINDINGS_CLK_QCOM_GCC_SDX75_H7#define _DT_BINDINGS_CLK_QCOM_GCC_SDX75_H8 9/* GCC clocks */10#define GPLL0 011#define GPLL0_OUT_EVEN 112#define GPLL4 213#define GPLL5 314#define GPLL6 415#define GPLL8 516#define GCC_AHB_PCIE_LINK_CLK 617#define GCC_BOOT_ROM_AHB_CLK 718#define GCC_EEE_EMAC0_CLK 819#define GCC_EEE_EMAC0_CLK_SRC 920#define GCC_EEE_EMAC1_CLK 1021#define GCC_EEE_EMAC1_CLK_SRC 1122#define GCC_EMAC0_AXI_CLK 1223#define GCC_EMAC0_CC_SGMIIPHY_RX_CLK 1324#define GCC_EMAC0_CC_SGMIIPHY_RX_CLK_SRC 1425#define GCC_EMAC0_CC_SGMIIPHY_TX_CLK 1526#define GCC_EMAC0_CC_SGMIIPHY_TX_CLK_SRC 1627#define GCC_EMAC0_PHY_AUX_CLK 1728#define GCC_EMAC0_PHY_AUX_CLK_SRC 1829#define GCC_EMAC0_PTP_CLK 1930#define GCC_EMAC0_PTP_CLK_SRC 2031#define GCC_EMAC0_RGMII_CLK 2132#define GCC_EMAC0_RGMII_CLK_SRC 2233#define GCC_EMAC0_RPCS_RX_CLK 2334#define GCC_EMAC0_RPCS_TX_CLK 2435#define GCC_EMAC0_SGMIIPHY_MAC_RCLK_SRC 2536#define GCC_EMAC0_SGMIIPHY_MAC_TCLK_SRC 2637#define GCC_EMAC0_SLV_AHB_CLK 2738#define GCC_EMAC0_XGXS_RX_CLK 2839#define GCC_EMAC0_XGXS_TX_CLK 2940#define GCC_EMAC1_AXI_CLK 3041#define GCC_EMAC1_CC_SGMIIPHY_RX_CLK 3142#define GCC_EMAC1_CC_SGMIIPHY_RX_CLK_SRC 3243#define GCC_EMAC1_CC_SGMIIPHY_TX_CLK 3344#define GCC_EMAC1_CC_SGMIIPHY_TX_CLK_SRC 3445#define GCC_EMAC1_PHY_AUX_CLK 3546#define GCC_EMAC1_PHY_AUX_CLK_SRC 3647#define GCC_EMAC1_PTP_CLK 3748#define GCC_EMAC1_PTP_CLK_SRC 3849#define GCC_EMAC1_RGMII_CLK 3950#define GCC_EMAC1_RGMII_CLK_SRC 4051#define GCC_EMAC1_RPCS_RX_CLK 4152#define GCC_EMAC1_RPCS_TX_CLK 4253#define GCC_EMAC1_SGMIIPHY_MAC_RCLK_SRC 4354#define GCC_EMAC1_SGMIIPHY_MAC_TCLK_SRC 4455#define GCC_EMAC1_SLV_AHB_CLK 4556#define GCC_EMAC1_XGXS_RX_CLK 4657#define GCC_EMAC1_XGXS_TX_CLK 4758#define GCC_EMAC_0_CLKREF_EN 4859#define GCC_EMAC_1_CLKREF_EN 4960#define GCC_GP1_CLK 5061#define GCC_GP1_CLK_SRC 5162#define GCC_GP2_CLK 5263#define GCC_GP2_CLK_SRC 5364#define GCC_GP3_CLK 5465#define GCC_GP3_CLK_SRC 5566#define GCC_PCIE_0_CLKREF_EN 5667#define GCC_PCIE_1_AUX_CLK 5768#define GCC_PCIE_1_AUX_PHY_CLK_SRC 5869#define GCC_PCIE_1_CFG_AHB_CLK 5970#define GCC_PCIE_1_CLKREF_EN 6071#define GCC_PCIE_1_MSTR_AXI_CLK 6172#define GCC_PCIE_1_PHY_RCHNG_CLK 6273#define GCC_PCIE_1_PHY_RCHNG_CLK_SRC 6374#define GCC_PCIE_1_PIPE_CLK 6475#define GCC_PCIE_1_PIPE_CLK_SRC 6576#define GCC_PCIE_1_PIPE_DIV2_CLK 6677#define GCC_PCIE_1_PIPE_DIV2_CLK_SRC 6778#define GCC_PCIE_1_SLV_AXI_CLK 6879#define GCC_PCIE_1_SLV_Q2A_AXI_CLK 6980#define GCC_PCIE_2_AUX_CLK 7081#define GCC_PCIE_2_AUX_PHY_CLK_SRC 7182#define GCC_PCIE_2_CFG_AHB_CLK 7283#define GCC_PCIE_2_CLKREF_EN 7384#define GCC_PCIE_2_MSTR_AXI_CLK 7485#define GCC_PCIE_2_PHY_RCHNG_CLK 7586#define GCC_PCIE_2_PHY_RCHNG_CLK_SRC 7687#define GCC_PCIE_2_PIPE_CLK 7788#define GCC_PCIE_2_PIPE_CLK_SRC 7889#define GCC_PCIE_2_PIPE_DIV2_CLK 7990#define GCC_PCIE_2_PIPE_DIV2_CLK_SRC 8091#define GCC_PCIE_2_SLV_AXI_CLK 8192#define GCC_PCIE_2_SLV_Q2A_AXI_CLK 8293#define GCC_PCIE_AUX_CLK 8394#define GCC_PCIE_AUX_CLK_SRC 8495#define GCC_PCIE_AUX_PHY_CLK_SRC 8596#define GCC_PCIE_CFG_AHB_CLK 8697#define GCC_PCIE_MSTR_AXI_CLK 8798#define GCC_PCIE_PIPE_CLK 8899#define GCC_PCIE_PIPE_CLK_SRC 89100#define GCC_PCIE_RCHNG_PHY_CLK 90101#define GCC_PCIE_RCHNG_PHY_CLK_SRC 91102#define GCC_PCIE_SLEEP_CLK 92103#define GCC_PCIE_SLV_AXI_CLK 93104#define GCC_PCIE_SLV_Q2A_AXI_CLK 94105#define GCC_PDM2_CLK 95106#define GCC_PDM2_CLK_SRC 96107#define GCC_PDM_AHB_CLK 97108#define GCC_PDM_XO4_CLK 98109#define GCC_QUPV3_WRAP0_CORE_2X_CLK 99110#define GCC_QUPV3_WRAP0_CORE_CLK 100111#define GCC_QUPV3_WRAP0_S0_CLK 101112#define GCC_QUPV3_WRAP0_S0_CLK_SRC 102113#define GCC_QUPV3_WRAP0_S1_CLK 103114#define GCC_QUPV3_WRAP0_S1_CLK_SRC 104115#define GCC_QUPV3_WRAP0_S2_CLK 105116#define GCC_QUPV3_WRAP0_S2_CLK_SRC 106117#define GCC_QUPV3_WRAP0_S3_CLK 107118#define GCC_QUPV3_WRAP0_S3_CLK_SRC 108119#define GCC_QUPV3_WRAP0_S4_CLK 109120#define GCC_QUPV3_WRAP0_S4_CLK_SRC 110121#define GCC_QUPV3_WRAP0_S5_CLK 111122#define GCC_QUPV3_WRAP0_S5_CLK_SRC 112123#define GCC_QUPV3_WRAP0_S6_CLK 113124#define GCC_QUPV3_WRAP0_S6_CLK_SRC 114125#define GCC_QUPV3_WRAP0_S7_CLK 115126#define GCC_QUPV3_WRAP0_S7_CLK_SRC 116127#define GCC_QUPV3_WRAP0_S8_CLK 117128#define GCC_QUPV3_WRAP0_S8_CLK_SRC 118129#define GCC_QUPV3_WRAP_0_M_AHB_CLK 119130#define GCC_QUPV3_WRAP_0_S_AHB_CLK 120131#define GCC_SDCC1_AHB_CLK 121132#define GCC_SDCC1_APPS_CLK 122133#define GCC_SDCC1_APPS_CLK_SRC 123134#define GCC_SDCC2_AHB_CLK 124135#define GCC_SDCC2_APPS_CLK 125136#define GCC_SDCC2_APPS_CLK_SRC 126137#define GCC_USB2_CLKREF_EN 127138#define GCC_USB30_MASTER_CLK 128139#define GCC_USB30_MASTER_CLK_SRC 129140#define GCC_USB30_MOCK_UTMI_CLK 130141#define GCC_USB30_MOCK_UTMI_CLK_SRC 131142#define GCC_USB30_MOCK_UTMI_POSTDIV_CLK_SRC 132143#define GCC_USB30_MSTR_AXI_CLK 133144#define GCC_USB30_SLEEP_CLK 134145#define GCC_USB30_SLV_AHB_CLK 135146#define GCC_USB3_PHY_AUX_CLK 136147#define GCC_USB3_PHY_AUX_CLK_SRC 137148#define GCC_USB3_PHY_PIPE_CLK 138149#define GCC_USB3_PHY_PIPE_CLK_SRC 139150#define GCC_USB3_PRIM_CLKREF_EN 140151#define GCC_USB_PHY_CFG_AHB2PHY_CLK 141152#define GCC_XO_PCIE_LINK_CLK 142153 154/* GCC power domains */155#define GCC_EMAC0_GDSC 0156#define GCC_EMAC1_GDSC 1157#define GCC_PCIE_1_GDSC 2158#define GCC_PCIE_1_PHY_GDSC 3159#define GCC_PCIE_2_GDSC 4160#define GCC_PCIE_2_PHY_GDSC 5161#define GCC_PCIE_GDSC 6162#define GCC_PCIE_PHY_GDSC 7163#define GCC_USB30_GDSC 8164#define GCC_USB3_PHY_GDSC 9165 166/* GCC resets */167#define GCC_EMAC0_BCR 0168#define GCC_EMAC1_BCR 1169#define GCC_EMMC_BCR 2170#define GCC_PCIE_1_BCR 3171#define GCC_PCIE_1_LINK_DOWN_BCR 4172#define GCC_PCIE_1_NOCSR_COM_PHY_BCR 5173#define GCC_PCIE_1_PHY_BCR 6174#define GCC_PCIE_2_BCR 7175#define GCC_PCIE_2_LINK_DOWN_BCR 8176#define GCC_PCIE_2_NOCSR_COM_PHY_BCR 9177#define GCC_PCIE_2_PHY_BCR 10178#define GCC_PCIE_BCR 11179#define GCC_PCIE_LINK_DOWN_BCR 12180#define GCC_PCIE_NOCSR_COM_PHY_BCR 13181#define GCC_PCIE_PHY_BCR 14182#define GCC_PCIE_PHY_CFG_AHB_BCR 15183#define GCC_PCIE_PHY_COM_BCR 16184#define GCC_PCIE_PHY_NOCSR_COM_PHY_BCR 17185#define GCC_QUSB2PHY_BCR 18186#define GCC_TCSR_PCIE_BCR 19187#define GCC_USB30_BCR 20188#define GCC_USB3_PHY_BCR 21189#define GCC_USB3PHY_PHY_BCR 22190#define GCC_USB_PHY_CFG_AHB2PHY_BCR 23191#define GCC_EMAC0_RGMII_CLK_ARES 24192 193#endif194