361 lines · c
1/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */2/*3 * Copyright (c) 2022 Samsung Electronics Co., Ltd.4 * Author: Chanho Park <chanho61.park@samsung.com>5 *6 * Device Tree binding constants for Exynos Auto V9 clock controller.7 */8 9#ifndef _DT_BINDINGS_CLOCK_EXYNOSAUTOV9_H10#define _DT_BINDINGS_CLOCK_EXYNOSAUTOV9_H11 12/* CMU_TOP */13#define FOUT_SHARED0_PLL 114#define FOUT_SHARED1_PLL 215#define FOUT_SHARED2_PLL 316#define FOUT_SHARED3_PLL 417#define FOUT_SHARED4_PLL 518 19/* MUX in CMU_TOP */20#define MOUT_SHARED0_PLL 621#define MOUT_SHARED1_PLL 722#define MOUT_SHARED2_PLL 823#define MOUT_SHARED3_PLL 924#define MOUT_SHARED4_PLL 1025#define MOUT_CLKCMU_CMU_BOOST 1126#define MOUT_CLKCMU_CMU_CMUREF 1227#define MOUT_CLKCMU_ACC_BUS 1328#define MOUT_CLKCMU_APM_BUS 1429#define MOUT_CLKCMU_AUD_CPU 1530#define MOUT_CLKCMU_AUD_BUS 1631#define MOUT_CLKCMU_BUSC_BUS 1732#define MOUT_CLKCMU_BUSMC_BUS 1933#define MOUT_CLKCMU_CORE_BUS 2034#define MOUT_CLKCMU_CPUCL0_SWITCH 2135#define MOUT_CLKCMU_CPUCL0_CLUSTER 2236#define MOUT_CLKCMU_CPUCL1_SWITCH 2437#define MOUT_CLKCMU_CPUCL1_CLUSTER 2538#define MOUT_CLKCMU_DPTX_BUS 2639#define MOUT_CLKCMU_DPTX_DPGTC 2740#define MOUT_CLKCMU_DPUM_BUS 2841#define MOUT_CLKCMU_DPUS0_BUS 2942#define MOUT_CLKCMU_DPUS1_BUS 3043#define MOUT_CLKCMU_FSYS0_BUS 3144#define MOUT_CLKCMU_FSYS0_PCIE 3245#define MOUT_CLKCMU_FSYS1_BUS 3346#define MOUT_CLKCMU_FSYS1_USBDRD 3447#define MOUT_CLKCMU_FSYS1_MMC_CARD 3548#define MOUT_CLKCMU_FSYS2_BUS 3649#define MOUT_CLKCMU_FSYS2_UFS_EMBD 3750#define MOUT_CLKCMU_FSYS2_ETHERNET 3851#define MOUT_CLKCMU_G2D_G2D 3952#define MOUT_CLKCMU_G2D_MSCL 4053#define MOUT_CLKCMU_G3D00_SWITCH 4154#define MOUT_CLKCMU_G3D01_SWITCH 4255#define MOUT_CLKCMU_G3D1_SWITCH 4356#define MOUT_CLKCMU_ISPB_BUS 4457#define MOUT_CLKCMU_MFC_MFC 4558#define MOUT_CLKCMU_MFC_WFD 4659#define MOUT_CLKCMU_MIF_SWITCH 4760#define MOUT_CLKCMU_MIF_BUSP 4861#define MOUT_CLKCMU_NPU_BUS 4962#define MOUT_CLKCMU_PERIC0_BUS 5063#define MOUT_CLKCMU_PERIC0_IP 5164#define MOUT_CLKCMU_PERIC1_BUS 5265#define MOUT_CLKCMU_PERIC1_IP 5366#define MOUT_CLKCMU_PERIS_BUS 5467 68/* DIV in CMU_TOP */69#define DOUT_SHARED0_DIV3 10170#define DOUT_SHARED0_DIV2 10271#define DOUT_SHARED1_DIV3 10372#define DOUT_SHARED1_DIV2 10473#define DOUT_SHARED1_DIV4 10574#define DOUT_SHARED2_DIV3 10675#define DOUT_SHARED2_DIV2 10776#define DOUT_SHARED2_DIV4 10877#define DOUT_SHARED4_DIV2 10978#define DOUT_SHARED4_DIV4 11079#define DOUT_CLKCMU_CMU_BOOST 11180#define DOUT_CLKCMU_ACC_BUS 11281#define DOUT_CLKCMU_APM_BUS 11382#define DOUT_CLKCMU_AUD_CPU 11483#define DOUT_CLKCMU_AUD_BUS 11584#define DOUT_CLKCMU_BUSC_BUS 11685#define DOUT_CLKCMU_BUSMC_BUS 11886#define DOUT_CLKCMU_CORE_BUS 11987#define DOUT_CLKCMU_CPUCL0_SWITCH 12088#define DOUT_CLKCMU_CPUCL0_CLUSTER 12189#define DOUT_CLKCMU_CPUCL1_SWITCH 12390#define DOUT_CLKCMU_CPUCL1_CLUSTER 12491#define DOUT_CLKCMU_DPTX_BUS 12592#define DOUT_CLKCMU_DPTX_DPGTC 12693#define DOUT_CLKCMU_DPUM_BUS 12794#define DOUT_CLKCMU_DPUS0_BUS 12895#define DOUT_CLKCMU_DPUS1_BUS 12996#define DOUT_CLKCMU_FSYS0_BUS 13097#define DOUT_CLKCMU_FSYS0_PCIE 13198#define DOUT_CLKCMU_FSYS1_BUS 13299#define DOUT_CLKCMU_FSYS1_USBDRD 133100#define DOUT_CLKCMU_FSYS2_BUS 134101#define DOUT_CLKCMU_FSYS2_UFS_EMBD 135102#define DOUT_CLKCMU_FSYS2_ETHERNET 136103#define DOUT_CLKCMU_G2D_G2D 137104#define DOUT_CLKCMU_G2D_MSCL 138105#define DOUT_CLKCMU_G3D00_SWITCH 139106#define DOUT_CLKCMU_G3D01_SWITCH 140107#define DOUT_CLKCMU_G3D1_SWITCH 141108#define DOUT_CLKCMU_ISPB_BUS 142109#define DOUT_CLKCMU_MFC_MFC 143110#define DOUT_CLKCMU_MFC_WFD 144111#define DOUT_CLKCMU_MIF_SWITCH 145112#define DOUT_CLKCMU_MIF_BUSP 146113#define DOUT_CLKCMU_NPU_BUS 147114#define DOUT_CLKCMU_PERIC0_BUS 148115#define DOUT_CLKCMU_PERIC0_IP 149116#define DOUT_CLKCMU_PERIC1_BUS 150117#define DOUT_CLKCMU_PERIC1_IP 151118#define DOUT_CLKCMU_PERIS_BUS 152119 120/* GAT in CMU_TOP */121#define GOUT_CLKCMU_CMU_BOOST 201122#define GOUT_CLKCMU_CPUCL0_BOOST 202123#define GOUT_CLKCMU_CPUCL1_BOOST 203124#define GOUT_CLKCMU_CORE_BOOST 204125#define GOUT_CLKCMU_BUSC_BOOST 205126#define GOUT_CLKCMU_BUSMC_BOOST 206127#define GOUT_CLKCMU_MIF_BOOST 207128#define GOUT_CLKCMU_ACC_BUS 208129#define GOUT_CLKCMU_APM_BUS 209130#define GOUT_CLKCMU_AUD_CPU 210131#define GOUT_CLKCMU_AUD_BUS 211132#define GOUT_CLKCMU_BUSC_BUS 212133#define GOUT_CLKCMU_BUSMC_BUS 214134#define GOUT_CLKCMU_CORE_BUS 215135#define GOUT_CLKCMU_CPUCL0_SWITCH 216136#define GOUT_CLKCMU_CPUCL0_CLUSTER 217137#define GOUT_CLKCMU_CPUCL1_SWITCH 219138#define GOUT_CLKCMU_CPUCL1_CLUSTER 220139#define GOUT_CLKCMU_DPTX_BUS 221140#define GOUT_CLKCMU_DPTX_DPGTC 222141#define GOUT_CLKCMU_DPUM_BUS 223142#define GOUT_CLKCMU_DPUS0_BUS 224143#define GOUT_CLKCMU_DPUS1_BUS 225144#define GOUT_CLKCMU_FSYS0_BUS 226145#define GOUT_CLKCMU_FSYS0_PCIE 227146#define GOUT_CLKCMU_FSYS1_BUS 228147#define GOUT_CLKCMU_FSYS1_USBDRD 229148#define GOUT_CLKCMU_FSYS1_MMC_CARD 230149#define GOUT_CLKCMU_FSYS2_BUS 231150#define GOUT_CLKCMU_FSYS2_UFS_EMBD 232151#define GOUT_CLKCMU_FSYS2_ETHERNET 233152#define GOUT_CLKCMU_G2D_G2D 234153#define GOUT_CLKCMU_G2D_MSCL 235154#define GOUT_CLKCMU_G3D00_SWITCH 236155#define GOUT_CLKCMU_G3D01_SWITCH 237156#define GOUT_CLKCMU_G3D1_SWITCH 238157#define GOUT_CLKCMU_ISPB_BUS 239158#define GOUT_CLKCMU_MFC_MFC 240159#define GOUT_CLKCMU_MFC_WFD 241160#define GOUT_CLKCMU_MIF_SWITCH 242161#define GOUT_CLKCMU_MIF_BUSP 243162#define GOUT_CLKCMU_NPU_BUS 244163#define GOUT_CLKCMU_PERIC0_BUS 245164#define GOUT_CLKCMU_PERIC0_IP 246165#define GOUT_CLKCMU_PERIC1_BUS 247166#define GOUT_CLKCMU_PERIC1_IP 248167#define GOUT_CLKCMU_PERIS_BUS 249168 169/* CMU_BUSMC */170#define CLK_MOUT_BUSMC_BUS_USER 1171#define CLK_DOUT_BUSMC_BUSP 2172#define CLK_GOUT_BUSMC_PDMA0_PCLK 3173#define CLK_GOUT_BUSMC_SPDMA_PCLK 4174 175/* CMU_CORE */176#define CLK_MOUT_CORE_BUS_USER 1177#define CLK_DOUT_CORE_BUSP 2178#define CLK_GOUT_CORE_CCI_CLK 3179#define CLK_GOUT_CORE_CCI_PCLK 4180#define CLK_GOUT_CORE_CMU_CORE_PCLK 5181 182/* CMU_DPUM */183#define CLK_MOUT_DPUM_BUS_USER 1184#define CLK_DOUT_DPUM_BUSP 2185#define CLK_GOUT_DPUM_ACLK_DECON 3186#define CLK_GOUT_DPUM_ACLK_DMA 4187#define CLK_GOUT_DPUM_ACLK_DPP 5188#define CLK_GOUT_DPUM_SYSMMU_D0_CLK 6189#define CLK_GOUT_DPUM_SYSMMU_D1_CLK 7190#define CLK_GOUT_DPUM_SYSMMU_D2_CLK 8191#define CLK_GOUT_DPUM_SYSMMU_D3_CLK 9192 193/* CMU_FSYS0 */194#define CLK_MOUT_FSYS0_BUS_USER 1195#define CLK_MOUT_FSYS0_PCIE_USER 2196#define CLK_GOUT_FSYS0_BUS_PCLK 3197 198#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X1_REFCLK 4199#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X2_REFCLK 5200#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X1_DBI_ACLK 6201#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X1_MSTR_ACLK 7202#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X1_SLV_ACLK 8203#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X2_DBI_ACLK 9204#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X2_MSTR_ACLK 10205#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X2_SLV_ACLK 11206#define CLK_GOUT_FSYS0_PCIE_GEN3_2L0_X2_PIPE_CLK 12207#define CLK_GOUT_FSYS0_PCIE_GEN3A_2L0_CLK 13208#define CLK_GOUT_FSYS0_PCIE_GEN3B_2L0_CLK 14209 210#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X1_REFCLK 15211#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X2_REFCLK 16212#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X1_DBI_ACLK 17213#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X1_MSTR_ACLK 18214#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X1_SLV_ACLK 19215#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X2_DBI_ACLK 20216#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X2_MSTR_ACLK 21217#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X2_SLV_ACLK 22218#define CLK_GOUT_FSYS0_PCIE_GEN3_2L1_X2_PIPE_CLK 23219#define CLK_GOUT_FSYS0_PCIE_GEN3A_2L1_CLK 24220#define CLK_GOUT_FSYS0_PCIE_GEN3B_2L1_CLK 25221 222#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X2_REFCLK 26223#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X4_REFCLK 27224#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X2_DBI_ACLK 28225#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X2_MSTR_ACLK 29226#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X2_SLV_ACLK 30227#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X4_DBI_ACLK 31228#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X4_MSTR_ACLK 32229#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X4_SLV_ACLK 33230#define CLK_GOUT_FSYS0_PCIE_GEN3_4L_X4_PIPE_CLK 34231#define CLK_GOUT_FSYS0_PCIE_GEN3A_4L_CLK 35232#define CLK_GOUT_FSYS0_PCIE_GEN3B_4L_CLK 36233 234/* CMU_FSYS1 */235#define FOUT_MMC_PLL 1236 237#define CLK_MOUT_FSYS1_BUS_USER 2238#define CLK_MOUT_FSYS1_MMC_PLL 3239#define CLK_MOUT_FSYS1_MMC_CARD_USER 4240#define CLK_MOUT_FSYS1_USBDRD_USER 5241#define CLK_MOUT_FSYS1_MMC_CARD 6242 243#define CLK_DOUT_FSYS1_MMC_CARD 7244 245#define CLK_GOUT_FSYS1_PCLK 8246#define CLK_GOUT_FSYS1_MMC_CARD_SDCLKIN 9247#define CLK_GOUT_FSYS1_MMC_CARD_ACLK 10248#define CLK_GOUT_FSYS1_USB20DRD_0_REFCLK 11249#define CLK_GOUT_FSYS1_USB20DRD_1_REFCLK 12250#define CLK_GOUT_FSYS1_USB30DRD_0_REFCLK 13251#define CLK_GOUT_FSYS1_USB30DRD_1_REFCLK 14252#define CLK_GOUT_FSYS1_USB20_0_ACLK 15253#define CLK_GOUT_FSYS1_USB20_1_ACLK 16254#define CLK_GOUT_FSYS1_USB30_0_ACLK 17255#define CLK_GOUT_FSYS1_USB30_1_ACLK 18256 257/* CMU_FSYS2 */258#define CLK_MOUT_FSYS2_BUS_USER 1259#define CLK_MOUT_FSYS2_UFS_EMBD_USER 2260#define CLK_MOUT_FSYS2_ETHERNET_USER 3261#define CLK_GOUT_FSYS2_UFS_EMBD0_ACLK 4262#define CLK_GOUT_FSYS2_UFS_EMBD0_UNIPRO 5263#define CLK_GOUT_FSYS2_UFS_EMBD1_ACLK 6264#define CLK_GOUT_FSYS2_UFS_EMBD1_UNIPRO 7265 266/* CMU_PERIC0 */267#define CLK_MOUT_PERIC0_BUS_USER 1268#define CLK_MOUT_PERIC0_IP_USER 2269#define CLK_MOUT_PERIC0_USI00_USI 3270#define CLK_MOUT_PERIC0_USI01_USI 4271#define CLK_MOUT_PERIC0_USI02_USI 5272#define CLK_MOUT_PERIC0_USI03_USI 6273#define CLK_MOUT_PERIC0_USI04_USI 7274#define CLK_MOUT_PERIC0_USI05_USI 8275#define CLK_MOUT_PERIC0_USI_I2C 9276 277#define CLK_DOUT_PERIC0_USI00_USI 10278#define CLK_DOUT_PERIC0_USI01_USI 11279#define CLK_DOUT_PERIC0_USI02_USI 12280#define CLK_DOUT_PERIC0_USI03_USI 13281#define CLK_DOUT_PERIC0_USI04_USI 14282#define CLK_DOUT_PERIC0_USI05_USI 15283#define CLK_DOUT_PERIC0_USI_I2C 16284 285#define CLK_GOUT_PERIC0_IPCLK_0 20286#define CLK_GOUT_PERIC0_IPCLK_1 21287#define CLK_GOUT_PERIC0_IPCLK_2 22288#define CLK_GOUT_PERIC0_IPCLK_3 23289#define CLK_GOUT_PERIC0_IPCLK_4 24290#define CLK_GOUT_PERIC0_IPCLK_5 25291#define CLK_GOUT_PERIC0_IPCLK_6 26292#define CLK_GOUT_PERIC0_IPCLK_7 27293#define CLK_GOUT_PERIC0_IPCLK_8 28294#define CLK_GOUT_PERIC0_IPCLK_9 29295#define CLK_GOUT_PERIC0_IPCLK_10 30296#define CLK_GOUT_PERIC0_IPCLK_11 31297#define CLK_GOUT_PERIC0_PCLK_0 32298#define CLK_GOUT_PERIC0_PCLK_1 33299#define CLK_GOUT_PERIC0_PCLK_2 34300#define CLK_GOUT_PERIC0_PCLK_3 35301#define CLK_GOUT_PERIC0_PCLK_4 36302#define CLK_GOUT_PERIC0_PCLK_5 37303#define CLK_GOUT_PERIC0_PCLK_6 38304#define CLK_GOUT_PERIC0_PCLK_7 39305#define CLK_GOUT_PERIC0_PCLK_8 40306#define CLK_GOUT_PERIC0_PCLK_9 41307#define CLK_GOUT_PERIC0_PCLK_10 42308#define CLK_GOUT_PERIC0_PCLK_11 43309 310/* CMU_PERIC1 */311#define CLK_MOUT_PERIC1_BUS_USER 1312#define CLK_MOUT_PERIC1_IP_USER 2313#define CLK_MOUT_PERIC1_USI06_USI 3314#define CLK_MOUT_PERIC1_USI07_USI 4315#define CLK_MOUT_PERIC1_USI08_USI 5316#define CLK_MOUT_PERIC1_USI09_USI 6317#define CLK_MOUT_PERIC1_USI10_USI 7318#define CLK_MOUT_PERIC1_USI11_USI 8319#define CLK_MOUT_PERIC1_USI_I2C 9320 321#define CLK_DOUT_PERIC1_USI06_USI 10322#define CLK_DOUT_PERIC1_USI07_USI 11323#define CLK_DOUT_PERIC1_USI08_USI 12324#define CLK_DOUT_PERIC1_USI09_USI 13325#define CLK_DOUT_PERIC1_USI10_USI 14326#define CLK_DOUT_PERIC1_USI11_USI 15327#define CLK_DOUT_PERIC1_USI_I2C 16328 329#define CLK_GOUT_PERIC1_IPCLK_0 20330#define CLK_GOUT_PERIC1_IPCLK_1 21331#define CLK_GOUT_PERIC1_IPCLK_2 22332#define CLK_GOUT_PERIC1_IPCLK_3 23333#define CLK_GOUT_PERIC1_IPCLK_4 24334#define CLK_GOUT_PERIC1_IPCLK_5 25335#define CLK_GOUT_PERIC1_IPCLK_6 26336#define CLK_GOUT_PERIC1_IPCLK_7 27337#define CLK_GOUT_PERIC1_IPCLK_8 28338#define CLK_GOUT_PERIC1_IPCLK_9 29339#define CLK_GOUT_PERIC1_IPCLK_10 30340#define CLK_GOUT_PERIC1_IPCLK_11 31341#define CLK_GOUT_PERIC1_PCLK_0 32342#define CLK_GOUT_PERIC1_PCLK_1 33343#define CLK_GOUT_PERIC1_PCLK_2 34344#define CLK_GOUT_PERIC1_PCLK_3 35345#define CLK_GOUT_PERIC1_PCLK_4 36346#define CLK_GOUT_PERIC1_PCLK_5 37347#define CLK_GOUT_PERIC1_PCLK_6 38348#define CLK_GOUT_PERIC1_PCLK_7 39349#define CLK_GOUT_PERIC1_PCLK_8 40350#define CLK_GOUT_PERIC1_PCLK_9 41351#define CLK_GOUT_PERIC1_PCLK_10 42352#define CLK_GOUT_PERIC1_PCLK_11 43353 354/* CMU_PERIS */355#define CLK_MOUT_PERIS_BUS_USER 1356#define CLK_GOUT_SYSREG_PERIS_PCLK 2357#define CLK_GOUT_WDT_CLUSTER0 3358#define CLK_GOUT_WDT_CLUSTER1 4359 360#endif /* _DT_BINDINGS_CLOCK_EXYNOSAUTOV9_H */361