58 lines · c
1/* SPDX-License-Identifier: GPL-2.0 */2/*3 * This header provides constants for binding nvidia,tegra186-gpio*.4 *5 * The first cell in Tegra's GPIO specifier is the GPIO ID. The macros below6 * provide names for this.7 *8 * The second cell contains standard flag values specified in gpio.h.9 */10 11#ifndef _DT_BINDINGS_GPIO_TEGRA186_GPIO_H12#define _DT_BINDINGS_GPIO_TEGRA186_GPIO_H13 14#include <dt-bindings/gpio/gpio.h>15 16/* GPIOs implemented by main GPIO controller */17#define TEGRA186_MAIN_GPIO_PORT_A 018#define TEGRA186_MAIN_GPIO_PORT_B 119#define TEGRA186_MAIN_GPIO_PORT_C 220#define TEGRA186_MAIN_GPIO_PORT_D 321#define TEGRA186_MAIN_GPIO_PORT_E 422#define TEGRA186_MAIN_GPIO_PORT_F 523#define TEGRA186_MAIN_GPIO_PORT_G 624#define TEGRA186_MAIN_GPIO_PORT_H 725#define TEGRA186_MAIN_GPIO_PORT_I 826#define TEGRA186_MAIN_GPIO_PORT_J 927#define TEGRA186_MAIN_GPIO_PORT_K 1028#define TEGRA186_MAIN_GPIO_PORT_L 1129#define TEGRA186_MAIN_GPIO_PORT_M 1230#define TEGRA186_MAIN_GPIO_PORT_N 1331#define TEGRA186_MAIN_GPIO_PORT_O 1432#define TEGRA186_MAIN_GPIO_PORT_P 1533#define TEGRA186_MAIN_GPIO_PORT_Q 1634#define TEGRA186_MAIN_GPIO_PORT_R 1735#define TEGRA186_MAIN_GPIO_PORT_T 1836#define TEGRA186_MAIN_GPIO_PORT_X 1937#define TEGRA186_MAIN_GPIO_PORT_Y 2038#define TEGRA186_MAIN_GPIO_PORT_BB 2139#define TEGRA186_MAIN_GPIO_PORT_CC 2240 41#define TEGRA186_MAIN_GPIO(port, offset) \42 ((TEGRA186_MAIN_GPIO_PORT_##port * 8) + offset)43 44/* GPIOs implemented by AON GPIO controller */45#define TEGRA186_AON_GPIO_PORT_S 046#define TEGRA186_AON_GPIO_PORT_U 147#define TEGRA186_AON_GPIO_PORT_V 248#define TEGRA186_AON_GPIO_PORT_W 349#define TEGRA186_AON_GPIO_PORT_Z 450#define TEGRA186_AON_GPIO_PORT_AA 551#define TEGRA186_AON_GPIO_PORT_EE 652#define TEGRA186_AON_GPIO_PORT_FF 753 54#define TEGRA186_AON_GPIO(port, offset) \55 ((TEGRA186_AON_GPIO_PORT_##port * 8) + offset)56 57#endif58