51 lines · c
1/* SPDX-License-Identifier: GPL-2.0-only */2/*3 * Copyright 2020 NXP4 */5 6#ifndef DT_BINDING_RESET_IMX8MP_H7#define DT_BINDING_RESET_IMX8MP_H8 9#define IMX8MP_RESET_A53_CORE_POR_RESET0 010#define IMX8MP_RESET_A53_CORE_POR_RESET1 111#define IMX8MP_RESET_A53_CORE_POR_RESET2 212#define IMX8MP_RESET_A53_CORE_POR_RESET3 313#define IMX8MP_RESET_A53_CORE_RESET0 414#define IMX8MP_RESET_A53_CORE_RESET1 515#define IMX8MP_RESET_A53_CORE_RESET2 616#define IMX8MP_RESET_A53_CORE_RESET3 717#define IMX8MP_RESET_A53_DBG_RESET0 818#define IMX8MP_RESET_A53_DBG_RESET1 919#define IMX8MP_RESET_A53_DBG_RESET2 1020#define IMX8MP_RESET_A53_DBG_RESET3 1121#define IMX8MP_RESET_A53_ETM_RESET0 1222#define IMX8MP_RESET_A53_ETM_RESET1 1323#define IMX8MP_RESET_A53_ETM_RESET2 1424#define IMX8MP_RESET_A53_ETM_RESET3 1525#define IMX8MP_RESET_A53_SOC_DBG_RESET 1626#define IMX8MP_RESET_A53_L2RESET 1727#define IMX8MP_RESET_SW_NON_SCLR_M7C_RST 1828#define IMX8MP_RESET_OTG1_PHY_RESET 1929#define IMX8MP_RESET_OTG2_PHY_RESET 2030#define IMX8MP_RESET_SUPERMIX_RESET 2131#define IMX8MP_RESET_AUDIOMIX_RESET 2232#define IMX8MP_RESET_MLMIX_RESET 2333#define IMX8MP_RESET_PCIEPHY 2434#define IMX8MP_RESET_PCIEPHY_PERST 2535#define IMX8MP_RESET_PCIE_CTRL_APPS_EN 2636#define IMX8MP_RESET_PCIE_CTRL_APPS_TURNOFF 2737#define IMX8MP_RESET_HDMI_PHY_APB_RESET 2838#define IMX8MP_RESET_MEDIA_RESET 2939#define IMX8MP_RESET_GPU2D_RESET 3040#define IMX8MP_RESET_GPU3D_RESET 3141#define IMX8MP_RESET_GPU_RESET 3242#define IMX8MP_RESET_VPU_RESET 3343#define IMX8MP_RESET_VPU_G1_RESET 3444#define IMX8MP_RESET_VPU_G2_RESET 3545#define IMX8MP_RESET_VPUVC8KE_RESET 3646#define IMX8MP_RESET_NOC_RESET 3747 48#define IMX8MP_RESET_NUM 3849 50#endif51