165 lines · plain
1; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py2; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve2 < %s | FileCheck %s3; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve,+sme < %s | FileCheck %s4; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sme -force-streaming < %s | FileCheck %s5 6;7; EORBT8;9 10define <vscale x 16 x i8> @eorbt_i8(<vscale x 16 x i8> %a, <vscale x 16 x i8> %b, <vscale x 16 x i8> %c) {11; CHECK-LABEL: eorbt_i8:12; CHECK: // %bb.0:13; CHECK-NEXT: eorbt z0.b, z1.b, z2.b14; CHECK-NEXT: ret15 %out = call <vscale x 16 x i8> @llvm.aarch64.sve.eorbt.nxv16i8(<vscale x 16 x i8> %a,16 <vscale x 16 x i8> %b,17 <vscale x 16 x i8> %c)18 ret <vscale x 16 x i8> %out19}20 21define <vscale x 8 x i16> @eorbt_i16(<vscale x 8 x i16> %a, <vscale x 8 x i16> %b, <vscale x 8 x i16> %c) {22; CHECK-LABEL: eorbt_i16:23; CHECK: // %bb.0:24; CHECK-NEXT: eorbt z0.h, z1.h, z2.h25; CHECK-NEXT: ret26 %out = call <vscale x 8 x i16> @llvm.aarch64.sve.eorbt.nxv8i16(<vscale x 8 x i16> %a,27 <vscale x 8 x i16> %b,28 <vscale x 8 x i16> %c)29 ret <vscale x 8 x i16> %out30}31 32define <vscale x 4 x i32> @eorbt_i32(<vscale x 4 x i32> %a, <vscale x 4 x i32> %b, <vscale x 4 x i32> %c) {33; CHECK-LABEL: eorbt_i32:34; CHECK: // %bb.0:35; CHECK-NEXT: eorbt z0.s, z1.s, z2.s36; CHECK-NEXT: ret37 %out = call <vscale x 4 x i32> @llvm.aarch64.sve.eorbt.nxv4i32(<vscale x 4 x i32> %a,38 <vscale x 4 x i32> %b,39 <vscale x 4 x i32> %c)40 ret <vscale x 4 x i32> %out41}42 43define <vscale x 2 x i64> @eorbt_i64(<vscale x 2 x i64> %a, <vscale x 2 x i64> %b, <vscale x 2 x i64> %c) {44; CHECK-LABEL: eorbt_i64:45; CHECK: // %bb.0:46; CHECK-NEXT: eorbt z0.d, z1.d, z2.d47; CHECK-NEXT: ret48 %out = call <vscale x 2 x i64> @llvm.aarch64.sve.eorbt.nxv2i64(<vscale x 2 x i64> %a,49 <vscale x 2 x i64> %b,50 <vscale x 2 x i64> %c)51 ret <vscale x 2 x i64> %out52}53 54;55; EORTB56;57 58define <vscale x 16 x i8> @eortb_i8(<vscale x 16 x i8> %a, <vscale x 16 x i8> %b, <vscale x 16 x i8> %c) {59; CHECK-LABEL: eortb_i8:60; CHECK: // %bb.0:61; CHECK-NEXT: eortb z0.b, z1.b, z2.b62; CHECK-NEXT: ret63 %out = call <vscale x 16 x i8> @llvm.aarch64.sve.eortb.nxv16i8(<vscale x 16 x i8> %a,64 <vscale x 16 x i8> %b,65 <vscale x 16 x i8> %c)66 ret <vscale x 16 x i8> %out67}68 69define <vscale x 8 x i16> @eortb_i16(<vscale x 8 x i16> %a, <vscale x 8 x i16> %b, <vscale x 8 x i16> %c) {70; CHECK-LABEL: eortb_i16:71; CHECK: // %bb.0:72; CHECK-NEXT: eortb z0.h, z1.h, z2.h73; CHECK-NEXT: ret74 %out = call <vscale x 8 x i16> @llvm.aarch64.sve.eortb.nxv8i16(<vscale x 8 x i16> %a,75 <vscale x 8 x i16> %b,76 <vscale x 8 x i16> %c)77 ret <vscale x 8 x i16> %out78}79 80define <vscale x 4 x i32> @eortb_i32(<vscale x 4 x i32> %a, <vscale x 4 x i32> %b, <vscale x 4 x i32> %c) {81; CHECK-LABEL: eortb_i32:82; CHECK: // %bb.0:83; CHECK-NEXT: eortb z0.s, z1.s, z2.s84; CHECK-NEXT: ret85 %out = call <vscale x 4 x i32> @llvm.aarch64.sve.eortb.nxv4i32(<vscale x 4 x i32> %a,86 <vscale x 4 x i32> %b,87 <vscale x 4 x i32> %c)88 ret <vscale x 4 x i32> %out89}90 91define <vscale x 2 x i64> @eortb_i64(<vscale x 2 x i64> %a, <vscale x 2 x i64> %b, <vscale x 2 x i64> %c) {92; CHECK-LABEL: eortb_i64:93; CHECK: // %bb.0:94; CHECK-NEXT: eortb z0.d, z1.d, z2.d95; CHECK-NEXT: ret96 %out = call <vscale x 2 x i64> @llvm.aarch64.sve.eortb.nxv2i64(<vscale x 2 x i64> %a,97 <vscale x 2 x i64> %b,98 <vscale x 2 x i64> %c)99 ret <vscale x 2 x i64> %out100}101 102;103; PMULLB104;105 106define <vscale x 16 x i8> @pmullb_i8(<vscale x 16 x i8> %a, <vscale x 16 x i8> %b) {107; CHECK-LABEL: pmullb_i8:108; CHECK: // %bb.0:109; CHECK-NEXT: pmullb z0.h, z0.b, z1.b110; CHECK-NEXT: ret111 %out = call <vscale x 16 x i8> @llvm.aarch64.sve.pmullb.pair.nxv16i8(<vscale x 16 x i8> %a,112 <vscale x 16 x i8> %b)113 ret <vscale x 16 x i8> %out114}115 116define <vscale x 4 x i32> @pmullb_i32(<vscale x 4 x i32> %a, <vscale x 4 x i32> %b) {117; CHECK-LABEL: pmullb_i32:118; CHECK: // %bb.0:119; CHECK-NEXT: pmullb z0.d, z0.s, z1.s120; CHECK-NEXT: ret121 %out = call <vscale x 4 x i32> @llvm.aarch64.sve.pmullb.pair.nxv4i32(<vscale x 4 x i32> %a,122 <vscale x 4 x i32> %b)123 ret <vscale x 4 x i32> %out124}125 126;127; PMULLT128;129 130define <vscale x 16 x i8> @pmullt_i8(<vscale x 16 x i8> %a, <vscale x 16 x i8> %b) {131; CHECK-LABEL: pmullt_i8:132; CHECK: // %bb.0:133; CHECK-NEXT: pmullt z0.h, z0.b, z1.b134; CHECK-NEXT: ret135 %out = call <vscale x 16 x i8> @llvm.aarch64.sve.pmullt.pair.nxv16i8(<vscale x 16 x i8> %a,136 <vscale x 16 x i8> %b)137 ret <vscale x 16 x i8> %out138}139 140define <vscale x 4 x i32> @pmullt_i32(<vscale x 4 x i32> %a, <vscale x 4 x i32> %b) {141; CHECK-LABEL: pmullt_i32:142; CHECK: // %bb.0:143; CHECK-NEXT: pmullt z0.d, z0.s, z1.s144; CHECK-NEXT: ret145 %out = call <vscale x 4 x i32> @llvm.aarch64.sve.pmullt.pair.nxv4i32(<vscale x 4 x i32> %a,146 <vscale x 4 x i32> %b)147 ret <vscale x 4 x i32> %out148}149 150declare <vscale x 16 x i8> @llvm.aarch64.sve.eorbt.nxv16i8(<vscale x 16 x i8>, <vscale x 16 x i8>, <vscale x 16 x i8>)151declare <vscale x 8 x i16> @llvm.aarch64.sve.eorbt.nxv8i16(<vscale x 8 x i16>, <vscale x 8 x i16>, <vscale x 8 x i16>)152declare <vscale x 4 x i32> @llvm.aarch64.sve.eorbt.nxv4i32(<vscale x 4 x i32>, <vscale x 4 x i32>, <vscale x 4 x i32>)153declare <vscale x 2 x i64> @llvm.aarch64.sve.eorbt.nxv2i64(<vscale x 2 x i64>, <vscale x 2 x i64>, <vscale x 2 x i64>)154 155declare <vscale x 16 x i8> @llvm.aarch64.sve.eortb.nxv16i8(<vscale x 16 x i8>, <vscale x 16 x i8>, <vscale x 16 x i8>)156declare <vscale x 8 x i16> @llvm.aarch64.sve.eortb.nxv8i16(<vscale x 8 x i16>, <vscale x 8 x i16>, <vscale x 8 x i16>)157declare <vscale x 4 x i32> @llvm.aarch64.sve.eortb.nxv4i32(<vscale x 4 x i32>, <vscale x 4 x i32>, <vscale x 4 x i32>)158declare <vscale x 2 x i64> @llvm.aarch64.sve.eortb.nxv2i64(<vscale x 2 x i64>, <vscale x 2 x i64>, <vscale x 2 x i64>)159 160declare <vscale x 16 x i8> @llvm.aarch64.sve.pmullb.pair.nxv16i8(<vscale x 16 x i8>, <vscale x 16 x i8>)161declare <vscale x 4 x i32> @llvm.aarch64.sve.pmullb.pair.nxv4i32(<vscale x 4 x i32>, <vscale x 4 x i32>)162 163declare <vscale x 16 x i8> @llvm.aarch64.sve.pmullt.pair.nxv16i8(<vscale x 16 x i8>, <vscale x 16 x i8>)164declare <vscale x 4 x i32> @llvm.aarch64.sve.pmullt.pair.nxv4i32(<vscale x 4 x i32>, <vscale x 4 x i32>)165