130 lines · plain
1; RUN: llc -mtriple=amdgcn -mcpu=tonga < %s | FileCheck -check-prefixes=GCN,GFX8 %s2; RUN: llc -mtriple=amdgcn -mcpu=gfx900 < %s | FileCheck -check-prefixes=GCN,GFX9 %s3 4; GCN-LABEL: reassoc_i32:5; GCN: s_add_i32 [[ADD1:s[0-9]+]], s{{[0-9]+}}, s{{[0-9]+}}6; GFX8: v_add_u32_e32 v{{[0-9]+}}, vcc, [[ADD1]], v{{[0-9]+}}7; GFX9: v_add_u32_e32 v{{[0-9]+}}, [[ADD1]], v{{[0-9]+}}8define amdgpu_kernel void @reassoc_i32(ptr addrspace(1) %arg, i32 %x, i32 %y) {9bb:10 %tid = tail call i32 @llvm.amdgcn.workitem.id.x()11 %add1 = add i32 %x, %tid12 %add2 = add i32 %add1, %y13 store i32 %add2, ptr addrspace(1) %arg, align 414 ret void15}16 17; GCN-LABEL: reassoc_i32_swap_arg_order:18; GCN: s_add_i32 [[ADD1:s[0-9]+]], s{{[0-9]+}}, s{{[0-9]+}}19; GFX8: v_add_u32_e32 v{{[0-9]+}}, vcc, [[ADD1]], v{{[0-9]+}}20; GFX9: v_add_u32_e32 v{{[0-9]+}}, [[ADD1]], v{{[0-9]+}}21define amdgpu_kernel void @reassoc_i32_swap_arg_order(ptr addrspace(1) %arg, i32 %x, i32 %y) {22bb:23 %tid = tail call i32 @llvm.amdgcn.workitem.id.x()24 %add1 = add i32 %tid, %x25 %add2 = add i32 %y, %add126 store i32 %add2, ptr addrspace(1) %arg, align 427 ret void28}29 30; GCN-LABEL: reassoc_i64:31; GCN: s_add_u32 [[ADD1L:s[0-9]+]], s{{[0-9]+}}, s{{[0-9]+}}32; GCN: s_addc_u32 [[ADD1H:s[0-9]+]], s{{[0-9]+}}, s{{[0-9]+}}33; GFX8-DAG: v_add_u32_e32 v{{[0-9]+}}, vcc, [[ADD1L]], v{{[0-9]+}}34; GFX9-DAG: v_add_co_u32_e32 v{{[0-9]+}}, vcc, [[ADD1L]], v{{[0-9]+}}35; GCN-DAG: v_mov_b32_e32 [[VADD1H:v[0-9]+]], [[ADD1H]]36; GFX8: v_addc_u32_e32 v{{[0-9]+}}, vcc, 0, [[VADD1H]], vcc37; GFX9: v_addc_co_u32_e32 v{{[0-9]+}}, vcc, 0, [[VADD1H]], vcc38define amdgpu_kernel void @reassoc_i64(ptr addrspace(1) %arg, i64 %x, i64 %y) {39bb:40 %tid32 = tail call i32 @llvm.amdgcn.workitem.id.x()41 %tid = zext i32 %tid32 to i6442 %add1 = add i64 %x, %tid43 %add2 = add i64 %add1, %y44 store i64 %add2, ptr addrspace(1) %arg, align 845 ret void46}47 48; GCN-LABEL: reassoc_v2i32:49; GCN: s_add_i32 [[ADD1:s[0-9]+]], s{{[0-9]+}}, s{{[0-9]+}}50; GCN-DAG: s_add_i32 [[ADD2:s[0-9]+]], s{{[0-9]+}}, s{{[0-9]+}}51; GFX8-DAG: v_add_u32_e32 v{{[0-9]+}}, vcc, [[ADD1]], v{{[0-9]+}}52; GFX8: v_add_u32_e32 v{{[0-9]+}}, vcc, [[ADD2]], v{{[0-9]+}}53; GFX9-DAG: v_add_u32_e32 v{{[0-9]+}}, [[ADD1]], v{{[0-9]+}}54; GFX9: v_add_u32_e32 v{{[0-9]+}}, [[ADD2]], v{{[0-9]+}}55define amdgpu_kernel void @reassoc_v2i32(ptr addrspace(1) %arg, <2 x i32> %x, <2 x i32> %y) {56bb:57 %t1 = tail call i32 @llvm.amdgcn.workitem.id.x()58 %t2 = tail call i32 @llvm.amdgcn.workitem.id.y()59 %v1 = insertelement <2 x i32> poison, i32 %t1, i32 060 %v2 = insertelement <2 x i32> %v1, i32 %t2, i32 161 %add1 = add <2 x i32> %x, %v262 %add2 = add <2 x i32> %add1, %y63 store <2 x i32> %add2, ptr addrspace(1) %arg, align 464 ret void65}66 67; GCN-LABEL: reassoc_i32_nuw:68; GCN: s_add_i32 [[ADD1:s[0-9]+]], s{{[0-9]+}}, s{{[0-9]+}}69; GFX8: v_add_u32_e32 v{{[0-9]+}}, vcc, [[ADD1]], v{{[0-9]+}}70; GFX9: v_add_u32_e32 v{{[0-9]+}}, [[ADD1]], v{{[0-9]+}}71define amdgpu_kernel void @reassoc_i32_nuw(ptr addrspace(1) %arg, i32 %x, i32 %y) {72bb:73 %tid = tail call i32 @llvm.amdgcn.workitem.id.x()74 %add1 = add i32 %x, %tid75 %add2 = add nuw i32 %add1, %y76 store i32 %add2, ptr addrspace(1) %arg, align 477 ret void78}79 80; GCN-LABEL: reassoc_i32_multiuse:81; GFX8: v_add_u32_e32 [[ADD1:v[0-9]+]], vcc, s{{[0-9]+}}, v{{[0-9]+}}82; GFX9: v_add_u32_e32 [[ADD1:v[0-9]+]], s{{[0-9]+}}, v{{[0-9]+}}83; GFX8: v_add_u32_e32 v{{[0-9]+}}, vcc, s{{[0-9]+}}, [[ADD1]]84; GFX9: v_add_u32_e32 v{{[0-9]+}}, s{{[0-9]+}}, [[ADD1]]85define amdgpu_kernel void @reassoc_i32_multiuse(ptr addrspace(1) %arg, i32 %x, i32 %y) {86bb:87 %tid = tail call i32 @llvm.amdgcn.workitem.id.x()88 %add1 = add i32 %x, %tid89 %add2 = add i32 %add1, %y90 store volatile i32 %add1, ptr addrspace(1) %arg, align 491 store volatile i32 %add2, ptr addrspace(1) %arg, align 492 ret void93}94 95; TODO: This should be reassociated as well, however it is disabled to avoid endless96; loop since DAGCombiner::ReassociateOps() reverts the reassociation.97; GCN-LABEL: reassoc_i32_const:98; GFX8: v_add_u32_e32 [[ADD1:v[0-9]+]], vcc, 42, v{{[0-9]+}}99; GFX9: v_add_u32_e32 [[ADD1:v[0-9]+]], 42, v{{[0-9]+}}100; GFX8: v_add_u32_e32 v{{[0-9]+}}, vcc, s{{[0-9]+}}, [[ADD1]]101; GFX9: v_add_u32_e32 v{{[0-9]+}}, s{{[0-9]+}}, [[ADD1]]102define amdgpu_kernel void @reassoc_i32_const(ptr addrspace(1) %arg, i32 %x) {103bb:104 %tid = tail call i32 @llvm.amdgcn.workitem.id.x()105 %add1 = add i32 %tid, 42106 %add2 = add i32 %add1, %x107 store volatile i32 %add1, ptr addrspace(1) %arg, align 4108 store volatile i32 %add2, ptr addrspace(1) %arg, align 4109 ret void110}111 112@var = common hidden local_unnamed_addr addrspace(1) global [4 x i32] zeroinitializer, align 4113 114; GCN-LABEL: reassoc_i32_ga:115; GCN: s_add_u32 s{{[0-9]+}}, s{{[0-9]+}}, var@rel32@lo+4116; GCN: s_addc_u32 s{{[0-9]+}}, s{{[0-9]+}}, var@rel32@hi+12117; GCN: s_endpgm118define amdgpu_kernel void @reassoc_i32_ga(i64 %x) {119bb:120 %tid = tail call i32 @llvm.amdgcn.workitem.id.x()121 %t64 = zext i32 %tid to i64122 %add1 = getelementptr [4 x i32], ptr addrspace(1) @var, i64 0, i64 %t64123 %add2 = getelementptr i32, ptr addrspace(1) %add1, i64 %x124 store volatile i32 1, ptr addrspace(1) %add2, align 4125 ret void126}127 128declare i32 @llvm.amdgcn.workitem.id.x()129declare i32 @llvm.amdgcn.workitem.id.y()130