30 lines · plain
1;RUN: llc < %s -mtriple=r600 -mcpu=redwood | FileCheck %s2 3;CHECK-NOT: MOV4 5define amdgpu_vs void @test(<4 x float> inreg %reg0) {6 %1 = extractelement <4 x float> %reg0, i32 07 %2 = extractelement <4 x float> %reg0, i32 18 %3 = extractelement <4 x float> %reg0, i32 29 %4 = extractelement <4 x float> %reg0, i32 310 %5 = fmul float %1, 3.011 %6 = fmul float %2, 3.012 %7 = fmul float %3, 3.013 %8 = fmul float %4, 3.014 %9 = insertelement <4 x float> poison, float %5, i32 015 %10 = insertelement <4 x float> %9, float %6, i32 116 %11 = insertelement <4 x float> poison, float %7, i32 017 %12 = insertelement <4 x float> %11, float %5, i32 118 %13 = insertelement <4 x float> poison, float %8, i32 019 %14 = call <4 x float> @llvm.r600.tex(<4 x float> %10, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)20 %15 = call <4 x float> @llvm.r600.tex(<4 x float> %12, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)21 %16 = call <4 x float> @llvm.r600.tex(<4 x float> %13, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)22 %17 = fadd <4 x float> %14, %1523 %18 = fadd <4 x float> %17, %1624 call void @llvm.r600.store.swizzle(<4 x float> %18, i32 0, i32 0)25 ret void26}27 28declare <4 x float> @llvm.r600.tex(<4 x float>, i32, i32, i32, i32, i32, i32, i32, i32, i32) readnone29declare void @llvm.r600.store.swizzle(<4 x float>, i32, i32)30