116 lines · plain
1; RUN: llc -mtriple=hexagon -O2 < %s | FileCheck %s2 3; Make sure we allocate less than 100 bytes of stack4; CHECK: allocframe(#{{[1-9][0-9]}}5 6target triple = "hexagon"7 8; Function Attrs: nounwind9define float @f0(float %a0) #0 {10b0:11 %v0 = alloca float, align 412 %v1 = alloca i16, align 213 %v2 = alloca float, align 414 store float %a0, ptr %v0, align 4, !tbaa !015 %v3 = call signext i16 @f1(ptr %v1, ptr %v0) #116 %v4 = icmp ult i16 %v3, 317 br i1 %v4, label %b11, label %b118 19b1: ; preds = %b020 %v5 = load i16, ptr %v1, align 2, !tbaa !421 %v6 = sext i16 %v5 to i3222 %v7 = srem i32 %v6, 323 %v8 = icmp eq i32 %v7, 024 br i1 %v8, label %b6, label %b225 26b2: ; preds = %b127 br label %b328 29b3: ; preds = %b3, %b230 %v9 = phi i16 [ %v12, %b3 ], [ %v5, %b2 ]31 %v10 = phi i32 [ %v11, %b3 ], [ 0, %b2 ]32 %v11 = add nsw i32 %v10, -133 %v12 = add i16 %v9, 134 %v13 = sext i16 %v12 to i3235 %v14 = srem i32 %v13, 336 %v15 = icmp eq i32 %v14, 037 br i1 %v15, label %b4, label %b338 39b4: ; preds = %b340 %v16 = phi i16 [ %v12, %b3 ]41 %v17 = phi i32 [ %v11, %b3 ]42 %v18 = phi i32 [ %v10, %b3 ]43 store i16 %v16, ptr %v1, align 2, !tbaa !444 %v19 = icmp slt i32 %v18, 145 br i1 %v19, label %b5, label %b646 47b5: ; preds = %b448 %v20 = call signext i16 @f2(ptr %v0, i32 %v17) #149 br label %b650 51b6: ; preds = %b5, %b4, %b152 %v22 = getelementptr inbounds i16, ptr %v0, i32 153 %v23 = load i16, ptr %v22, align 2, !tbaa !654 %v24 = icmp slt i16 %v23, 055 %v25 = load float, ptr %v0, align 4, !tbaa !056 br i1 %v24, label %b7, label %b857 58b7: ; preds = %b659 %v26 = fsub float -0.000000e+00, %v2560 store float %v26, ptr %v0, align 4, !tbaa !061 br label %b862 63b8: ; preds = %b7, %b664 %v27 = phi float [ %v26, %b7 ], [ %v25, %b6 ]65 %v28 = phi i1 [ true, %b7 ], [ false, %b6 ]66 %v29 = fmul float %v27, 0x3FCF3482C000000067 %v30 = fadd float %v29, 0x3FEEA8826000000068 %v31 = fmul float %v27, %v3069 %v32 = fadd float %v31, 0x3FB43419E000000070 %v33 = fadd float %v27, 0x3FD1E54B4000000071 %v34 = fdiv float %v32, %v3372 store float %v34, ptr %v2, align 4, !tbaa !073 %v35 = fmul float %v27, 1.500000e+0074 %v36 = fmul float %v34, %v3475 %v37 = fmul float %v27, 5.000000e-0176 %v38 = fdiv float %v37, %v3477 %v39 = fadd float %v36, %v3878 %v40 = fdiv float %v35, %v3979 %v41 = fadd float %v34, %v4080 %v42 = fmul float %v41, 5.000000e-0181 br i1 %v28, label %b9, label %b1082 83b9: ; preds = %b884 %v43 = fsub float -0.000000e+00, %v4285 br label %b1086 87b10: ; preds = %b9, %b888 %v44 = phi float [ %v43, %b9 ], [ %v42, %b8 ]89 store float %v44, ptr %v2, align 4, !tbaa !090 %v45 = load i16, ptr %v1, align 2, !tbaa !491 %v46 = sext i16 %v45 to i3292 %v47 = sdiv i32 %v46, 393 %v48 = call signext i16 @f2(ptr %v2, i32 %v47) #194 br label %b1195 96b11: ; preds = %b10, %b097 %v49 = phi ptr [ %v2, %b10 ], [ %v0, %b0 ]98 %v50 = load float, ptr %v49, align 499 ret float %v50100}101 102declare signext i16 @f1(ptr, ptr) #1103 104declare signext i16 @f2(ptr, i32) #1105 106attributes #0 = { nounwind "target-cpu"="hexagonv60" }107attributes #1 = { nounwind }108 109!0 = !{!1, !1, i64 0}110!1 = !{!"float", !2, i64 0}111!2 = !{!"omnipotent char", !3, i64 0}112!3 = !{!"Simple C/C++ TBAA"}113!4 = !{!5, !5, i64 0}114!5 = !{!"short", !2, i64 0}115!6 = !{!2, !2, i64 0}116