122 lines · plain
1; RUN: llc -mtriple=hexagon < %s | FileCheck %s2 3target triple = "hexagon-unknown--elf"4 5; CHECK-LABEL: mul_16; CHECK: r1:0 = mpy(r2,r0)7define i64 @mul_1(i64 %a0, i64 %a1) #0 {8b2:9 %v3 = shl i64 %a0, 3210 %v4 = ashr exact i64 %v3, 3211 %v5 = shl i64 %a1, 3212 %v6 = ashr exact i64 %v5, 3213 %v7 = mul nsw i64 %v6, %v414 ret i64 %v715}16 17; CHECK-LABEL: mul_218; CHECK: r0 = memb(r0+#0)19; CHECK: r1:0 = mpy(r2,r0)20; CHECK: jumpr r3121define i64 @mul_2(ptr %a0, i64 %a1) #0 {22b2:23 %v3 = load i8, ptr %a024 %v4 = sext i8 %v3 to i6425 %v5 = shl i64 %a1, 3226 %v6 = ashr exact i64 %v5, 3227 %v7 = mul nsw i64 %v6, %v428 ret i64 %v729}30 31; CHECK-LABEL: mul_332; CHECK: r[[REG30:[0-9]+]] = sxth(r2)33; CHECK: r1:0 = mpy(r[[REG30]],r0)34; CHECK: jumpr r3135define i64 @mul_3(i64 %a0, i64 %a1) #0 {36b2:37 %v3 = shl i64 %a0, 3238 %v4 = ashr exact i64 %v3, 3239 %v5 = shl i64 %a1, 4840 %v6 = ashr exact i64 %v5, 4841 %v7 = mul nsw i64 %v6, %v442 ret i64 %v743}44 45; CHECK-LABEL: mul_446; CHECK: r[[REG40:[0-9]+]] = asrh(r2)47; CHECK: r1:0 = mpy(r1,r[[REG40]])48; CHECK: jumpr r3149define i64 @mul_4(i64 %a0, i64 %a1) #0 {50b2:51 %v3 = ashr i64 %a0, 3252 %v4 = trunc i64 %a1 to i3253 %v5 = ashr i32 %v4, 1654 %v6 = sext i32 %v5 to i6455 %v7 = mul nsw i64 %v3, %v656 ret i64 %v757}58 59; CHECK-LABEL: mul_acc_160; CHECK: r5:4 += mpy(r2,r0)61; CHECK: r1:0 = combine(r5,r4)62; CHECK: jumpr r3163define i64 @mul_acc_1(i64 %a0, i64 %a1, i64 %a2) #0 {64b3:65 %v4 = shl i64 %a0, 3266 %v5 = ashr exact i64 %v4, 3267 %v6 = shl i64 %a1, 3268 %v7 = ashr exact i64 %v6, 3269 %v8 = mul nsw i64 %v7, %v570 %v9 = add i64 %a2, %v871 ret i64 %v972}73 74; CHECK-LABEL: mul_acc_275; CHECK: r2 = memw(r2+#0)76; CHECK: r5:4 += mpy(r2,r0)77; CHECK: r1:0 = combine(r5,r4)78; CHECK: jumpr r3179define i64 @mul_acc_2(i64 %a0, ptr %a1, i64 %a2) #0 {80b3:81 %v4 = shl i64 %a0, 3282 %v5 = ashr exact i64 %v4, 3283 %v6 = load i32, ptr %a184 %v7 = sext i32 %v6 to i6485 %v8 = mul nsw i64 %v7, %v586 %v9 = add i64 %a2, %v887 ret i64 %v988}89 90; CHECK-LABEL: mul_nac_191; CHECK: r5:4 -= mpy(r2,r0)92; CHECK: r1:0 = combine(r5,r4)93; CHECK: jumpr r3194define i64 @mul_nac_1(i64 %a0, i64 %a1, i64 %a2) #0 {95b3:96 %v4 = shl i64 %a0, 3297 %v5 = ashr exact i64 %v4, 3298 %v6 = shl i64 %a1, 3299 %v7 = ashr exact i64 %v6, 32100 %v8 = mul nsw i64 %v7, %v5101 %v9 = sub i64 %a2, %v8102 ret i64 %v9103}104 105; CHECK-LABEL: mul_nac_2106; CHECK: r1:0 = combine(r5,r4)107; CHECK: r6 = memw(r0+#0)108; CHECK: r1:0 -= mpy(r2,r6)109; CHECK: jumpr r31110define i64 @mul_nac_2(ptr %a0, i64 %a1, i64 %a2) #0 {111b3:112 %v4 = load i32, ptr %a0113 %v5 = sext i32 %v4 to i64114 %v6 = shl i64 %a1, 32115 %v7 = ashr exact i64 %v6, 32116 %v8 = mul nsw i64 %v7, %v5117 %v9 = sub i64 %a2, %v8118 ret i64 %v9119}120 121attributes #0 = { nounwind }122