124 lines · plain
1; RUN: llc -disable-lsr -mtriple=hexagon -enable-aa-sched-mi -O2 < %s2; REQUIRES: asserts3 4; Test when there is a Phi operand that is defined by another Phi, but5; the two Phis are scheduled in different iterations.6 7; Function Attrs: nounwind8define void @f0(ptr noalias nocapture readonly %a0, i32 %a1, i32 %a2, i32 %a3, ptr noalias nocapture %a4, i32 %a5) #0 {9b0:10 %v0 = add i32 %a2, -111 %v1 = icmp ugt i32 %v0, 112 br i1 %v1, label %b1, label %b613 14b1: ; preds = %b015 %v2 = add i32 %a1, -116 %v3 = mul i32 %a3, 217 %v4 = add i32 %v3, 118 %v5 = add i32 %a3, 119 %v6 = add i32 %a1, -220 %v7 = getelementptr i8, ptr %a0, i32 221 %v8 = add i32 %a5, 122 %v9 = getelementptr i8, ptr %a4, i32 %v823 br label %b224 25b2: ; preds = %b5, %b126 %v10 = phi ptr [ %v85, %b5 ], [ %v9, %b1 ]27 %v11 = phi ptr [ %v84, %b5 ], [ %v7, %b1 ]28 %v12 = phi i32 [ 0, %b1 ], [ %v83, %b5 ]29 %v13 = phi i32 [ 1, %b1 ], [ %v82, %b5 ]30 %v14 = icmp ugt i32 %v2, 131 %v15 = mul i32 %v12, %a332 br i1 %v14, label %b3, label %b533 34b3: ; preds = %b235 %v16 = add i32 %v12, 236 %v17 = add i32 %v15, 137 %v18 = mul i32 %v16, %a338 %v19 = add i32 %v4, %v1539 %v20 = add i32 %v15, %a340 %v21 = add i32 %v5, %v1541 %v22 = getelementptr i8, ptr %a0, i32 %v1542 %v23 = getelementptr i8, ptr %a0, i32 %v1743 %v24 = getelementptr i8, ptr %a0, i32 %v1844 %v25 = getelementptr i8, ptr %a0, i32 %v1945 %v26 = getelementptr i8, ptr %a0, i32 %v2046 %v27 = getelementptr i8, ptr %a0, i32 %v2147 %v28 = load i8, ptr %v23, align 148 %v29 = load i8, ptr %v22, align 149 %v30 = load i8, ptr %v25, align 150 %v31 = load i8, ptr %v24, align 151 %v32 = load i8, ptr %v27, align 152 %v33 = load i8, ptr %v26, align 153 br label %b454 55b4: ; preds = %b4, %b356 %v34 = phi ptr [ %v80, %b4 ], [ %v10, %b3 ]57 %v35 = phi ptr [ %v79, %b4 ], [ %v11, %b3 ]58 %v36 = phi i32 [ %v78, %b4 ], [ %v6, %b3 ]59 %v37 = phi i8 [ %v28, %b3 ], [ %v43, %b4 ]60 %v38 = phi i8 [ %v29, %b3 ], [ %v37, %b4 ]61 %v39 = phi i8 [ %v30, %b3 ], [ %v47, %b4 ]62 %v40 = phi i8 [ %v31, %b3 ], [ %v39, %b4 ]63 %v41 = phi i8 [ %v32, %b3 ], [ %v45, %b4 ]64 %v42 = phi i8 [ %v33, %b3 ], [ %v41, %b4 ]65 %v43 = load i8, ptr %v35, align 1, !tbaa !066 %v44 = getelementptr i8, ptr %v35, i32 %a367 %v45 = load i8, ptr %v44, align 1, !tbaa !068 %v46 = getelementptr i8, ptr %v35, i32 %v369 %v47 = load i8, ptr %v46, align 1, !tbaa !070 %v48 = zext i8 %v38 to i3271 %v49 = zext i8 %v37 to i3272 %v50 = zext i8 %v43 to i3273 %v51 = zext i8 %v40 to i3274 %v52 = zext i8 %v39 to i3275 %v53 = zext i8 %v47 to i3276 %v54 = sub i32 %v49, %v5277 %v55 = mul i32 %v54, 278 %v56 = add i32 %v50, %v4879 %v57 = sub i32 %v56, %v5180 %v58 = sub i32 %v57, %v5381 %v59 = add i32 %v58, %v5582 %v60 = zext i8 %v42 to i3283 %v61 = zext i8 %v45 to i3284 %v62 = sub i32 %v60, %v6185 %v63 = mul i32 %v62, 286 %v64 = sub i32 %v48, %v5087 %v65 = add i32 %v64, %v5188 %v66 = add i32 %v65, %v6389 %v67 = sub i32 %v66, %v5390 %v68 = icmp sgt i32 %v59, -191 %v69 = sub i32 0, %v5992 %v70 = select i1 %v68, i32 %v59, i32 %v6993 %v71 = icmp sgt i32 %v67, -194 %v72 = sub i32 0, %v6795 %v73 = select i1 %v71, i32 %v67, i32 %v7296 %v74 = add nsw i32 %v70, %v7397 %v75 = icmp ugt i32 %v74, 25598 %v76 = trunc i32 %v74 to i899 %v77 = select i1 %v75, i8 -1, i8 %v76100 store i8 %v77, ptr %v34, align 1, !tbaa !0101 %v78 = add i32 %v36, -1102 %v79 = getelementptr i8, ptr %v35, i32 1103 %v80 = getelementptr i8, ptr %v34, i32 1104 %v81 = icmp eq i32 %v78, 0105 br i1 %v81, label %b5, label %b4106 107b5: ; preds = %b4, %b2108 %v82 = add i32 %v13, 1109 %v83 = add i32 %v12, 1110 %v84 = getelementptr i8, ptr %v11, i32 %a3111 %v85 = getelementptr i8, ptr %v10, i32 %a5112 %v86 = icmp eq i32 %v82, %v0113 br i1 %v86, label %b6, label %b2114 115b6: ; preds = %b5, %b0116 ret void117}118 119attributes #0 = { nounwind "target-cpu"="hexagonv55" }120 121!0 = !{!1, !1, i64 0}122!1 = !{!"omnipotent char", !2}123!2 = !{!"Simple C/C++ TBAA"}124