43 lines · plain
1; RUN: llc < %s -mtriple=mipsel -mcpu=mips32r2 | FileCheck %s -check-prefix=MIPS322; RUN: llc < %s -mtriple=mips64el -mcpu=mips64r2 | FileCheck %s -check-prefix=MIPS643 4declare <2 x i32> @llvm.cttz.v2i32(<2 x i32>, i1)5 6define <2 x i32> @cttzv2i32(<2 x i32> %x) {7entry:8; MIPS32-DAG: addiu $[[R0:[0-9]+]], $4, -19; MIPS32-DAG: not $[[R1:[0-9]+]], $410; MIPS32-DAG: and $[[R2:[0-9]+]], $[[R1]], $[[R0]]11; MIPS32-DAG: clz $[[R3:[0-9]+]], $[[R2]]12; MIPS32-DAG: addiu $[[R4:[0-9]+]], $zero, 3213; MIPS32-DAG: subu $2, $[[R4]], $[[R3]]14; MIPS32-DAG: addiu $[[R5:[0-9]+]], $5, -115; MIPS32-DAG: not $[[R6:[0-9]+]], $516; MIPS32-DAG: and $[[R7:[0-9]+]], $[[R6]], $[[R5]]17; MIPS32-DAG: clz $[[R8:[0-9]+]], $[[R7]]18; MIPS32-DAG: jr $ra19; MIPS32-DAG: subu $3, $[[R4]], $[[R8]]20 21; MIPS64-DAG: sll $[[A0:[0-9]+]], $4, 022; MIPS64-DAG: addiu $[[R0:[0-9]+]], $[[A0]], -123; MIPS64-DAG: not $[[R1:[0-9]+]], $[[A0]]24; MIPS64-DAG: and $[[R2:[0-9]+]], $[[R1]], $[[R0]]25; MIPS64-DAG: clz $[[R3:[0-9]+]], $[[R2]]26; MIPS64-DAG: addiu $[[R4:[0-9]+]], $zero, 3227; MIPS64-DAG: subu $[[R5:[0-9]+]], $[[R4]], $[[R3]]28; MIPS64-DAG: dsrl $[[R6:[0-9]+]], $4, 3229; MIPS64-DAG: sll $[[R7:[0-9]+]], $[[R6]], 030; MIPS64-DAG: dext $[[R8:[0-9]+]], $[[R5]], 0, 3231; MIPS64-DAG: addiu $[[R9:[0-9]+]], $[[R7]], -132; MIPS64-DAG: not $[[R10:[0-9]+]], $[[R7]]33; MIPS64-DAG: and $[[R11:[0-9]+]], $[[R10]], $[[R9]]34; MIPS64-DAG: clz $[[R12:[0-9]+]], $[[R11]]35; MIPS64-DAG: subu $[[R13:[0-9]+]], $[[R4]], $[[R12]]36; MIPS64-DAG: dsll $[[R14:[0-9]+]], $[[R13]], 3237; MIPS64-DAG: or $2, $[[R8]], $[[R14]]38 39 %ret = call <2 x i32> @llvm.cttz.v2i32(<2 x i32> %x, i1 true)40 ret <2 x i32> %ret41}42 43