132 lines · plain
1; RUN: llc < %s -mtriple=ve-unknown-unknown | FileCheck %s2 3define zeroext i1 @setcceq(i32, i32) {4; CHECK-LABEL: setcceq:5; CHECK: # %bb.0:6; CHECK-NEXT: or %s1, 12, (0)17; CHECK-NEXT: cmps.w.sx %s0, %s0, %s18; CHECK-NEXT: or %s1, 0, (0)19; CHECK-NEXT: cmov.w.eq %s1, (63)0, %s010; CHECK-NEXT: adds.w.zx %s0, %s1, (0)111; CHECK-NEXT: b.l.t (, %s10)12 %3 = icmp eq i32 %0, 1213 ret i1 %314}15 16define zeroext i1 @setccne(i32, i32) {17; CHECK-LABEL: setccne:18; CHECK: # %bb.0:19; CHECK-NEXT: or %s1, 12, (0)120; CHECK-NEXT: cmps.w.sx %s0, %s0, %s121; CHECK-NEXT: or %s1, 0, (0)122; CHECK-NEXT: cmov.w.ne %s1, (63)0, %s023; CHECK-NEXT: adds.w.zx %s0, %s1, (0)124; CHECK-NEXT: b.l.t (, %s10)25 %3 = icmp ne i32 %0, 1226 ret i1 %327}28 29define zeroext i1 @setccugt(i32, i32) {30; CHECK-LABEL: setccugt:31; CHECK: # %bb.0:32; CHECK-NEXT: or %s1, 12, (0)133; CHECK-NEXT: cmpu.w %s0, %s0, %s134; CHECK-NEXT: or %s1, 0, (0)135; CHECK-NEXT: cmov.w.gt %s1, (63)0, %s036; CHECK-NEXT: adds.w.zx %s0, %s1, (0)137; CHECK-NEXT: b.l.t (, %s10)38 %3 = icmp ugt i32 %0, 1239 ret i1 %340}41 42define zeroext i1 @setccuge(i32, i32) {43; CHECK-LABEL: setccuge:44; CHECK: # %bb.0:45; CHECK-NEXT: or %s1, 11, (0)146; CHECK-NEXT: cmpu.w %s0, %s0, %s147; CHECK-NEXT: or %s1, 0, (0)148; CHECK-NEXT: cmov.w.gt %s1, (63)0, %s049; CHECK-NEXT: adds.w.zx %s0, %s1, (0)150; CHECK-NEXT: b.l.t (, %s10)51 %3 = icmp uge i32 %0, 1252 ret i1 %353}54 55define zeroext i1 @setccult(i32, i32) {56; CHECK-LABEL: setccult:57; CHECK: # %bb.0:58; CHECK-NEXT: or %s1, 12, (0)159; CHECK-NEXT: cmpu.w %s0, %s0, %s160; CHECK-NEXT: or %s1, 0, (0)161; CHECK-NEXT: cmov.w.lt %s1, (63)0, %s062; CHECK-NEXT: adds.w.zx %s0, %s1, (0)163; CHECK-NEXT: b.l.t (, %s10)64 %3 = icmp ult i32 %0, 1265 ret i1 %366}67 68define zeroext i1 @setccule(i32, i32) {69; CHECK-LABEL: setccule:70; CHECK: # %bb.0:71; CHECK-NEXT: or %s1, 13, (0)172; CHECK-NEXT: cmpu.w %s0, %s0, %s173; CHECK-NEXT: or %s1, 0, (0)174; CHECK-NEXT: cmov.w.lt %s1, (63)0, %s075; CHECK-NEXT: adds.w.zx %s0, %s1, (0)176; CHECK-NEXT: b.l.t (, %s10)77 %3 = icmp ule i32 %0, 1278 ret i1 %379}80 81define zeroext i1 @setccsgt(i32, i32) {82; CHECK-LABEL: setccsgt:83; CHECK: # %bb.0:84; CHECK-NEXT: or %s1, 12, (0)185; CHECK-NEXT: cmps.w.sx %s0, %s0, %s186; CHECK-NEXT: or %s1, 0, (0)187; CHECK-NEXT: cmov.w.gt %s1, (63)0, %s088; CHECK-NEXT: adds.w.zx %s0, %s1, (0)189; CHECK-NEXT: b.l.t (, %s10)90 %3 = icmp sgt i32 %0, 1291 ret i1 %392}93 94define zeroext i1 @setccsge(i32, i32) {95; CHECK-LABEL: setccsge:96; CHECK: # %bb.0:97; CHECK-NEXT: or %s1, 11, (0)198; CHECK-NEXT: cmps.w.sx %s0, %s0, %s199; CHECK-NEXT: or %s1, 0, (0)1100; CHECK-NEXT: cmov.w.gt %s1, (63)0, %s0101; CHECK-NEXT: adds.w.zx %s0, %s1, (0)1102; CHECK-NEXT: b.l.t (, %s10)103 %3 = icmp sge i32 %0, 12104 ret i1 %3105}106 107define zeroext i1 @setccslt(i32, i32) {108; CHECK-LABEL: setccslt:109; CHECK: # %bb.0:110; CHECK-NEXT: or %s1, 12, (0)1111; CHECK-NEXT: cmps.w.sx %s0, %s0, %s1112; CHECK-NEXT: or %s1, 0, (0)1113; CHECK-NEXT: cmov.w.lt %s1, (63)0, %s0114; CHECK-NEXT: adds.w.zx %s0, %s1, (0)1115; CHECK-NEXT: b.l.t (, %s10)116 %3 = icmp slt i32 %0, 12117 ret i1 %3118}119 120define zeroext i1 @setccsle(i32, i32) {121; CHECK-LABEL: setccsle:122; CHECK: # %bb.0:123; CHECK-NEXT: or %s1, 13, (0)1124; CHECK-NEXT: cmps.w.sx %s0, %s0, %s1125; CHECK-NEXT: or %s1, 0, (0)1126; CHECK-NEXT: cmov.w.lt %s1, (63)0, %s0127; CHECK-NEXT: adds.w.zx %s0, %s1, (0)1128; CHECK-NEXT: b.l.t (, %s10)129 %3 = icmp sle i32 %0, 12130 ret i1 %3131}132