243 lines · c
1/* SPDX-License-Identifier: GPL-2.02 *3 * Copyright 2016-2018 HabanaLabs, Ltd.4 * All Rights Reserved.5 *6 */7 8/************************************9 ** This is an auto-generated file **10 ** DO NOT EDIT BELOW **11 ************************************/12 13#ifndef ASIC_REG_PCIE_AUX_REGS_H_14#define ASIC_REG_PCIE_AUX_REGS_H_15 16/*17 *****************************************18 * PCIE_AUX (Prototype: PCIE_AUX)19 *****************************************20 */21 22#define mmPCIE_AUX_APB_TIMEOUT 0xC0700423 24#define mmPCIE_AUX_PHY_INIT 0xC0710025 26#define mmPCIE_AUX_LTR_MAX_LATENCY 0xC0713827 28#define mmPCIE_AUX_BAR0_START_L 0xC0716029 30#define mmPCIE_AUX_BAR0_START_H 0xC0716431 32#define mmPCIE_AUX_BAR1_START 0xC0716833 34#define mmPCIE_AUX_BAR2_START_L 0xC0716C35 36#define mmPCIE_AUX_BAR2_START_H 0xC0717037 38#define mmPCIE_AUX_BAR3_START 0xC0717439 40#define mmPCIE_AUX_BAR4_START_L 0xC0717841 42#define mmPCIE_AUX_BAR4_START_H 0xC0717C43 44#define mmPCIE_AUX_BAR5_START 0xC0718045 46#define mmPCIE_AUX_BAR0_LIMIT_L 0xC0718447 48#define mmPCIE_AUX_BAR0_LIMIT_H 0xC0718849 50#define mmPCIE_AUX_BAR1_LIMIT 0xC0718C51 52#define mmPCIE_AUX_BAR2_LIMIT_L 0xC0719053 54#define mmPCIE_AUX_BAR2_LIMIT_H 0xC0719455 56#define mmPCIE_AUX_BAR3_LIMIT 0xC0719857 58#define mmPCIE_AUX_BAR4_LIMIT_L 0xC0719C59 60#define mmPCIE_AUX_BAR4_LIMIT_H 0xC0720061 62#define mmPCIE_AUX_BAR5_LIMIT 0xC0720463 64#define mmPCIE_AUX_BUS_MASTER_EN 0xC0720865 66#define mmPCIE_AUX_MEM_SPACE_EN 0xC0720C67 68#define mmPCIE_AUX_MAX_RD_REQ_SIZE 0xC0721069 70#define mmPCIE_AUX_MAX_PAYLOAD_SIZE 0xC0721471 72#define mmPCIE_AUX_EXT_TAG_EN 0xC0721873 74#define mmPCIE_AUX_RCB 0xC0721C75 76#define mmPCIE_AUX_PM_NO_SOFT_RST 0xC0722077 78#define mmPCIE_AUX_PBUS_NUM 0xC0722479 80#define mmPCIE_AUX_PBUS_DEV_NUM 0xC0722881 82#define mmPCIE_AUX_NO_SNOOP_EN 0xC0722C83 84#define mmPCIE_AUX_RELAX_ORDER_EN 0xC0723085 86#define mmPCIE_AUX_HP_SLOT_CTRL_ACCESS 0xC0723487 88#define mmPCIE_AUX_DLL_STATE_CHGED_EN 0xC0723889 90#define mmPCIE_AUX_CMP_CPLED_INT_EN 0xC0723C91 92#define mmPCIE_AUX_HP_INT_EN 0xC0734093 94#define mmPCIE_AUX_PRE_DET_CHGEN_EN 0xC0734495 96#define mmPCIE_AUX_MRL_SENSOR_CHGED_EN 0xC0734897 98#define mmPCIE_AUX_PWR_FAULT_DET_EN 0xC0734C99 100#define mmPCIE_AUX_ATTEN_BUTTON_PRESSED_EN 0xC07350101 102#define mmPCIE_AUX_PF_FLR_ACTIVE 0xC07360103 104#define mmPCIE_AUX_PF_FLR_DONE 0xC07364105 106#define mmPCIE_AUX_FLR_INT 0xC07390107 108#define mmPCIE_AUX_LTR_M_EN 0xC073B0109 110#define mmPCIE_AUX_LTSSM_EN 0xC07428111 112#define mmPCIE_AUX_SYS_INTR 0xC07440113 114#define mmPCIE_AUX_INT_DISABLE 0xC07444115 116#define mmPCIE_AUX_SMLH_LINK_UP 0xC07448117 118#define mmPCIE_AUX_PM_CURR_STATE 0xC07450119 120#define mmPCIE_AUX_RDLH_LINK_UP 0xC07458121 122#define mmPCIE_AUX_BRDG_SLV_XFER_PENDING 0xC0745C123 124#define mmPCIE_AUX_BRDG_DBI_XFER_PENDING 0xC07460125 126#define mmPCIE_AUX_AUTO_SP_DIS 0xC07478127 128#define mmPCIE_AUX_DBI 0xC07490129 130#define mmPCIE_AUX_DBI_32 0xC07494131 132#define mmPCIE_AUX_DIAG_STATUS_BUS_0 0xC074A4133 134#define mmPCIE_AUX_DIAG_STATUS_BUS_1 0xC074A8135 136#define mmPCIE_AUX_DIAG_STATUS_BUS_2 0xC074AC137 138#define mmPCIE_AUX_DIAG_STATUS_BUS_3 0xC074B0139 140#define mmPCIE_AUX_DIAG_STATUS_BUS_4 0xC074B4141 142#define mmPCIE_AUX_DIAG_STATUS_BUS_5 0xC074B8143 144#define mmPCIE_AUX_DIAG_STATUS_BUS_6 0xC074BC145 146#define mmPCIE_AUX_DIAG_STATUS_BUS_7 0xC074C0147 148#define mmPCIE_AUX_DIAG_STATUS_BUS_8 0xC074C4149 150#define mmPCIE_AUX_DIAG_STATUS_BUS_9 0xC074C8151 152#define mmPCIE_AUX_DIAG_STATUS_BUS_10 0xC074CC153 154#define mmPCIE_AUX_DIAG_STATUS_BUS_11 0xC074D0155 156#define mmPCIE_AUX_DIAG_STATUS_BUS_12 0xC074D4157 158#define mmPCIE_AUX_DIAG_STATUS_BUS_13 0xC074D8159 160#define mmPCIE_AUX_DIAG_STATUS_BUS_14 0xC074DC161 162#define mmPCIE_AUX_DIAG_STATUS_BUS_15 0xC074E0163 164#define mmPCIE_AUX_DIAG_STATUS_BUS_16 0xC074E4165 166#define mmPCIE_AUX_DIAG_STATUS_BUS_17 0xC074E8167 168#define mmPCIE_AUX_DIAG_STATUS_BUS_18 0xC074EC169 170#define mmPCIE_AUX_DIAG_STATUS_BUS_19 0xC074F0171 172#define mmPCIE_AUX_DIAG_STATUS_BUS_20 0xC074F4173 174#define mmPCIE_AUX_DIAG_STATUS_BUS_21 0xC074F8175 176#define mmPCIE_AUX_DIAG_STATUS_BUS_22 0xC074FC177 178#define mmPCIE_AUX_DIAG_STATUS_BUS_23 0xC07500179 180#define mmPCIE_AUX_DIAG_STATUS_BUS_24 0xC07504181 182#define mmPCIE_AUX_DIAG_STATUS_BUS_25 0xC07508183 184#define mmPCIE_AUX_DIAG_STATUS_BUS_26 0xC0750C185 186#define mmPCIE_AUX_DIAG_STATUS_BUS_27 0xC07510187 188#define mmPCIE_AUX_DIAG_STATUS_BUS_28 0xC07514189 190#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_0 0xC07640191 192#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_1 0xC07644193 194#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_2 0xC07648195 196#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_3 0xC0764C197 198#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_4 0xC07650199 200#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_5 0xC07654201 202#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_6 0xC07658203 204#define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_7 0xC0765C205 206#define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_0 0xC07744207 208#define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_1 0xC07748209 210#define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_2 0xC0774C211 212#define mmPCIE_AUX_APP_RAS_DES_TBA_CTRL 0xC07774213 214#define mmPCIE_AUX_PM_DSTATE 0xC07840215 216#define mmPCIE_AUX_PM_PME_EN 0xC07844217 218#define mmPCIE_AUX_PM_LINKST_IN_L0S 0xC07848219 220#define mmPCIE_AUX_PM_LINKST_IN_L1 0xC0784C221 222#define mmPCIE_AUX_PM_LINKST_IN_L2 0xC07850223 224#define mmPCIE_AUX_PM_LINKST_L2_EXIT 0xC07854225 226#define mmPCIE_AUX_PM_STATUS 0xC07858227 228#define mmPCIE_AUX_APP_READY_ENTER_L23 0xC0785C229 230#define mmPCIE_AUX_APP_XFER_PENDING 0xC07860231 232#define mmPCIE_AUX_APP_REQ_L1 0xC07930233 234#define mmPCIE_AUX_AUX_PM_EN 0xC07934235 236#define mmPCIE_AUX_APPS_PM_XMT_PME 0xC07938237 238#define mmPCIE_AUX_OUTBAND_PWRUP_CMD 0xC07940239 240#define mmPCIE_AUX_PERST 0xC079B8241 242#endif /* ASIC_REG_PCIE_AUX_REGS_H_ */243