307 lines · c
1/* SPDX-License-Identifier: GPL-2.02 *3 * Copyright 2016-2018 HabanaLabs, Ltd.4 * All Rights Reserved.5 *6 */7 8/************************************9 ** This is an auto-generated file **10 ** DO NOT EDIT BELOW **11 ************************************/12 13#ifndef ASIC_REG_PCIE_WRAP_REGS_H_14#define ASIC_REG_PCIE_WRAP_REGS_H_15 16/*17 *****************************************18 * PCIE_WRAP (Prototype: PCIE_WRAP)19 *****************************************20 */21 22#define mmPCIE_WRAP_PHY_RST_N 0xC0130023 24#define mmPCIE_WRAP_OUTSTAND_TRANS 0xC0140025 26#define mmPCIE_WRAP_MASK_REQ 0xC0140427 28#define mmPCIE_WRAP_IND_AWADDR_L 0xC0150029 30#define mmPCIE_WRAP_IND_AWADDR_H 0xC0150431 32#define mmPCIE_WRAP_IND_AWLEN 0xC0150833 34#define mmPCIE_WRAP_IND_AWSIZE 0xC0150C35 36#define mmPCIE_WRAP_IND_AWBURST 0xC0151037 38#define mmPCIE_WRAP_IND_AWLOCK 0xC0151439 40#define mmPCIE_WRAP_IND_AWCACHE 0xC0151841 42#define mmPCIE_WRAP_IND_AWPROT 0xC0151C43 44#define mmPCIE_WRAP_IND_AWVALID 0xC0152045 46#define mmPCIE_WRAP_IND_WDATA_0 0xC0152447 48#define mmPCIE_WRAP_IND_WDATA_1 0xC0152849 50#define mmPCIE_WRAP_IND_WDATA_2 0xC0152C51 52#define mmPCIE_WRAP_IND_WDATA_3 0xC0153053 54#define mmPCIE_WRAP_IND_WSTRB 0xC0154455 56#define mmPCIE_WRAP_IND_WLAST 0xC0154857 58#define mmPCIE_WRAP_IND_WVALID 0xC0154C59 60#define mmPCIE_WRAP_IND_BRESP 0xC0155061 62#define mmPCIE_WRAP_IND_BVALID 0xC0155463 64#define mmPCIE_WRAP_IND_ARADDR_0 0xC0155865 66#define mmPCIE_WRAP_IND_ARADDR_1 0xC0155C67 68#define mmPCIE_WRAP_IND_ARLEN 0xC0156069 70#define mmPCIE_WRAP_IND_ARSIZE 0xC0156471 72#define mmPCIE_WRAP_IND_ARBURST 0xC0156873 74#define mmPCIE_WRAP_IND_ARLOCK 0xC0156C75 76#define mmPCIE_WRAP_IND_ARCACHE 0xC0157077 78#define mmPCIE_WRAP_IND_ARPROT 0xC0157479 80#define mmPCIE_WRAP_IND_ARVALID 0xC0157881 82#define mmPCIE_WRAP_IND_RDATA_0 0xC0157C83 84#define mmPCIE_WRAP_IND_RDATA_1 0xC0158085 86#define mmPCIE_WRAP_IND_RDATA_2 0xC0158487 88#define mmPCIE_WRAP_IND_RDATA_3 0xC0158889 90#define mmPCIE_WRAP_IND_RLAST 0xC0159C91 92#define mmPCIE_WRAP_IND_RRESP 0xC015A093 94#define mmPCIE_WRAP_IND_RVALID 0xC015A495 96#define mmPCIE_WRAP_IND_AWMISC_INFO 0xC015A897 98#define mmPCIE_WRAP_IND_AWMISC_INFO_HDR_34DW_0 0xC015AC99 100#define mmPCIE_WRAP_IND_AWMISC_INFO_HDR_34DW_1 0xC015B0101 102#define mmPCIE_WRAP_IND_AWMISC_INFO_P_TAG 0xC015B4103 104#define mmPCIE_WRAP_IND_AWMISC_INFO_ATU_BYPAS 0xC015B8105 106#define mmPCIE_WRAP_IND_AWMISC_INFO_FUNC_NUM 0xC015BC107 108#define mmPCIE_WRAP_IND_AWMISC_INFO_VFUNC_ACT 0xC015C0109 110#define mmPCIE_WRAP_IND_AWMISC_INFO_VFUNC_NUM 0xC015C4111 112#define mmPCIE_WRAP_IND_AWMISC_INFO_TLPPRFX 0xC015C8113 114#define mmPCIE_WRAP_IND_ARMISC_INFO 0xC015CC115 116#define mmPCIE_WRAP_IND_ARMISC_INFO_TLPPRFX 0xC015D0117 118#define mmPCIE_WRAP_IND_ARMISC_INFO_ATU_BYP 0xC015D4119 120#define mmPCIE_WRAP_IND_ARMISC_INFO_FUNC_NUM 0xC015D8121 122#define mmPCIE_WRAP_IND_ARMISC_INFO_VFUNC_ACT 0xC015DC123 124#define mmPCIE_WRAP_IND_ARMISC_INFO_VFUNC_NUM 0xC015E0125 126#define mmPCIE_WRAP_SLV_AWMISC_INFO 0xC01800127 128#define mmPCIE_WRAP_SLV_AWMISC_INFO_HDR_34DW_0 0xC01804129 130#define mmPCIE_WRAP_SLV_AWMISC_INFO_HDR_34DW_1 0xC01808131 132#define mmPCIE_WRAP_SLV_AWMISC_INFO_P_TAG 0xC0180C133 134#define mmPCIE_WRAP_SLV_AWMISC_INFO_ATU_BYPAS 0xC01810135 136#define mmPCIE_WRAP_SLV_AWMISC_INFO_FUNC_NUM 0xC01814137 138#define mmPCIE_WRAP_SLV_AWMISC_INFO_VFUNC_ACT 0xC01818139 140#define mmPCIE_WRAP_SLV_AWMISC_INFO_VFUNC_NUM 0xC0181C141 142#define mmPCIE_WRAP_SLV_AWMISC_INFO_TLPPRFX 0xC01820143 144#define mmPCIE_WRAP_SLV_ARMISC_INFO 0xC01824145 146#define mmPCIE_WRAP_SLV_ARMISC_INFO_TLPPRFX 0xC01828147 148#define mmPCIE_WRAP_SLV_ARMISC_INFO_ATU_BYP 0xC0182C149 150#define mmPCIE_WRAP_SLV_ARMISC_INFO_FUNC_NUM 0xC01830151 152#define mmPCIE_WRAP_SLV_ARMISC_INFO_VFUNC_ACT 0xC01834153 154#define mmPCIE_WRAP_SLV_ARMISC_INFO_VFUNC_NUM 0xC01838155 156#define mmPCIE_WRAP_MAX_QID 0xC01900157 158#define mmPCIE_WRAP_DB_BASE_ADDR_L_0 0xC01910159 160#define mmPCIE_WRAP_DB_BASE_ADDR_L_1 0xC01914161 162#define mmPCIE_WRAP_DB_BASE_ADDR_L_2 0xC01918163 164#define mmPCIE_WRAP_DB_BASE_ADDR_L_3 0xC0191C165 166#define mmPCIE_WRAP_DB_BASE_ADDR_H_0 0xC01920167 168#define mmPCIE_WRAP_DB_BASE_ADDR_H_1 0xC01924169 170#define mmPCIE_WRAP_DB_BASE_ADDR_H_2 0xC01928171 172#define mmPCIE_WRAP_DB_BASE_ADDR_H_3 0xC0192C173 174#define mmPCIE_WRAP_DB_MASK 0xC01940175 176#define mmPCIE_WRAP_SQ_BASE_ADDR_H 0xC01A00177 178#define mmPCIE_WRAP_SQ_BASE_ADDR_L 0xC01A04179 180#define mmPCIE_WRAP_SQ_STRIDE_ACCRESS 0xC01A08181 182#define mmPCIE_WRAP_SQ_POP_CMD 0xC01A10183 184#define mmPCIE_WRAP_SQ_POP_DATA 0xC01A14185 186#define mmPCIE_WRAP_DB_INTR_0 0xC01A20187 188#define mmPCIE_WRAP_DB_INTR_1 0xC01A24189 190#define mmPCIE_WRAP_DB_INTR_2 0xC01A28191 192#define mmPCIE_WRAP_DB_INTR_3 0xC01A2C193 194#define mmPCIE_WRAP_DB_INTR_4 0xC01A30195 196#define mmPCIE_WRAP_DB_INTR_5 0xC01A34197 198#define mmPCIE_WRAP_DB_INTR_6 0xC01A38199 200#define mmPCIE_WRAP_DB_INTR_7 0xC01A3C201 202#define mmPCIE_WRAP_MMU_BYPASS_DMA 0xC01A80203 204#define mmPCIE_WRAP_MMU_BYPASS_NON_DMA 0xC01A84205 206#define mmPCIE_WRAP_ASID_NON_DMA 0xC01A90207 208#define mmPCIE_WRAP_ASID_DMA_0 0xC01AA0209 210#define mmPCIE_WRAP_ASID_DMA_1 0xC01AA4211 212#define mmPCIE_WRAP_ASID_DMA_2 0xC01AA8213 214#define mmPCIE_WRAP_ASID_DMA_3 0xC01AAC215 216#define mmPCIE_WRAP_ASID_DMA_4 0xC01AB0217 218#define mmPCIE_WRAP_ASID_DMA_5 0xC01AB4219 220#define mmPCIE_WRAP_ASID_DMA_6 0xC01AB8221 222#define mmPCIE_WRAP_ASID_DMA_7 0xC01ABC223 224#define mmPCIE_WRAP_CPU_HOT_RST 0xC01AE0225 226#define mmPCIE_WRAP_AXI_PROT_OVR 0xC01AE4227 228#define mmPCIE_WRAP_CACHE_OVR 0xC01B00229 230#define mmPCIE_WRAP_LOCK_OVR 0xC01B04231 232#define mmPCIE_WRAP_PROT_OVR 0xC01B08233 234#define mmPCIE_WRAP_ARUSER_OVR 0xC01B0C235 236#define mmPCIE_WRAP_AWUSER_OVR 0xC01B10237 238#define mmPCIE_WRAP_ARUSER_OVR_EN 0xC01B14239 240#define mmPCIE_WRAP_AWUSER_OVR_EN 0xC01B18241 242#define mmPCIE_WRAP_MAX_OUTSTAND 0xC01B20243 244#define mmPCIE_WRAP_MST_IN 0xC01B24245 246#define mmPCIE_WRAP_RSP_OK 0xC01B28247 248#define mmPCIE_WRAP_LBW_CACHE_OVR 0xC01B40249 250#define mmPCIE_WRAP_LBW_LOCK_OVR 0xC01B44251 252#define mmPCIE_WRAP_LBW_PROT_OVR 0xC01B48253 254#define mmPCIE_WRAP_LBW_ARUSER_OVR 0xC01B4C255 256#define mmPCIE_WRAP_LBW_AWUSER_OVR 0xC01B50257 258#define mmPCIE_WRAP_LBW_ARUSER_OVR_EN 0xC01B58259 260#define mmPCIE_WRAP_LBW_AWUSER_OVR_EN 0xC01B5C261 262#define mmPCIE_WRAP_LBW_MAX_OUTSTAND 0xC01B60263 264#define mmPCIE_WRAP_LBW_MST_IN 0xC01B64265 266#define mmPCIE_WRAP_LBW_RSP_OK 0xC01B68267 268#define mmPCIE_WRAP_QUEUE_INIT 0xC01C00269 270#define mmPCIE_WRAP_AXI_SPLIT_INTR_0 0xC01C10271 272#define mmPCIE_WRAP_AXI_SPLIT_INTR_1 0xC01C14273 274#define mmPCIE_WRAP_DB_AWUSER 0xC01D00275 276#define mmPCIE_WRAP_DB_ARUSER 0xC01D04277 278#define mmPCIE_WRAP_PCIE_AWUSER 0xC01D08279 280#define mmPCIE_WRAP_PCIE_ARUSER 0xC01D0C281 282#define mmPCIE_WRAP_PSOC_AWUSER 0xC01D10283 284#define mmPCIE_WRAP_PSOC_ARUSER 0xC01D14285 286#define mmPCIE_WRAP_SCH_Q_AWUSER 0xC01D18287 288#define mmPCIE_WRAP_SCH_Q_ARUSER 0xC01D1C289 290#define mmPCIE_WRAP_PSOC2PCI_AWUSER 0xC01D40291 292#define mmPCIE_WRAP_PSOC2PCI_ARUSER 0xC01D44293 294#define mmPCIE_WRAP_DRAIN_TIMEOUT 0xC01D50295 296#define mmPCIE_WRAP_DRAIN_CFG 0xC01D54297 298#define mmPCIE_WRAP_DB_AXI_ERR 0xC01DE0299 300#define mmPCIE_WRAP_SPMU_INTR 0xC01DE4301 302#define mmPCIE_WRAP_AXI_INTR 0xC01DE8303 304#define mmPCIE_WRAP_E2E_CTRL 0xC01DF0305 306#endif /* ASIC_REG_PCIE_WRAP_REGS_H_ */307