brintos

brintos / linux-shallow public Read only

0
0
Text · 6.5 KiB · 31e5b2f Raw
179 lines · c
1/* SPDX-License-Identifier: GPL-2.02 *3 * Copyright 2016-2018 HabanaLabs, Ltd.4 * All Rights Reserved.5 *6 */7 8/************************************9 ** This is an auto-generated file **10 **       DO NOT EDIT BELOW        **11 ************************************/12 13#ifndef ASIC_REG_TPC2_QM_REGS_H_14#define ASIC_REG_TPC2_QM_REGS_H_15 16/*17 *****************************************18 *   TPC2_QM (Prototype: QMAN)19 *****************************************20 */21 22#define mmTPC2_QM_GLBL_CFG0                                          0xE8800023 24#define mmTPC2_QM_GLBL_CFG1                                          0xE8800425 26#define mmTPC2_QM_GLBL_PROT                                          0xE8800827 28#define mmTPC2_QM_GLBL_ERR_CFG                                       0xE8800C29 30#define mmTPC2_QM_GLBL_ERR_ADDR_LO                                   0xE8801031 32#define mmTPC2_QM_GLBL_ERR_ADDR_HI                                   0xE8801433 34#define mmTPC2_QM_GLBL_ERR_WDATA                                     0xE8801835 36#define mmTPC2_QM_GLBL_SECURE_PROPS                                  0xE8801C37 38#define mmTPC2_QM_GLBL_NON_SECURE_PROPS                              0xE8802039 40#define mmTPC2_QM_GLBL_STS0                                          0xE8802441 42#define mmTPC2_QM_GLBL_STS1                                          0xE8802843 44#define mmTPC2_QM_PQ_BASE_LO                                         0xE8806045 46#define mmTPC2_QM_PQ_BASE_HI                                         0xE8806447 48#define mmTPC2_QM_PQ_SIZE                                            0xE8806849 50#define mmTPC2_QM_PQ_PI                                              0xE8806C51 52#define mmTPC2_QM_PQ_CI                                              0xE8807053 54#define mmTPC2_QM_PQ_CFG0                                            0xE8807455 56#define mmTPC2_QM_PQ_CFG1                                            0xE8807857 58#define mmTPC2_QM_PQ_ARUSER                                          0xE8807C59 60#define mmTPC2_QM_PQ_PUSH0                                           0xE8808061 62#define mmTPC2_QM_PQ_PUSH1                                           0xE8808463 64#define mmTPC2_QM_PQ_PUSH2                                           0xE8808865 66#define mmTPC2_QM_PQ_PUSH3                                           0xE8808C67 68#define mmTPC2_QM_PQ_STS0                                            0xE8809069 70#define mmTPC2_QM_PQ_STS1                                            0xE8809471 72#define mmTPC2_QM_PQ_RD_RATE_LIM_EN                                  0xE880A073 74#define mmTPC2_QM_PQ_RD_RATE_LIM_RST_TOKEN                           0xE880A475 76#define mmTPC2_QM_PQ_RD_RATE_LIM_SAT                                 0xE880A877 78#define mmTPC2_QM_PQ_RD_RATE_LIM_TOUT                                0xE880AC79 80#define mmTPC2_QM_CQ_CFG0                                            0xE880B081 82#define mmTPC2_QM_CQ_CFG1                                            0xE880B483 84#define mmTPC2_QM_CQ_ARUSER                                          0xE880B885 86#define mmTPC2_QM_CQ_PTR_LO                                          0xE880C087 88#define mmTPC2_QM_CQ_PTR_HI                                          0xE880C489 90#define mmTPC2_QM_CQ_TSIZE                                           0xE880C891 92#define mmTPC2_QM_CQ_CTL                                             0xE880CC93 94#define mmTPC2_QM_CQ_PTR_LO_STS                                      0xE880D495 96#define mmTPC2_QM_CQ_PTR_HI_STS                                      0xE880D897 98#define mmTPC2_QM_CQ_TSIZE_STS                                       0xE880DC99 100#define mmTPC2_QM_CQ_CTL_STS                                         0xE880E0101 102#define mmTPC2_QM_CQ_STS0                                            0xE880E4103 104#define mmTPC2_QM_CQ_STS1                                            0xE880E8105 106#define mmTPC2_QM_CQ_RD_RATE_LIM_EN                                  0xE880F0107 108#define mmTPC2_QM_CQ_RD_RATE_LIM_RST_TOKEN                           0xE880F4109 110#define mmTPC2_QM_CQ_RD_RATE_LIM_SAT                                 0xE880F8111 112#define mmTPC2_QM_CQ_RD_RATE_LIM_TOUT                                0xE880FC113 114#define mmTPC2_QM_CQ_IFIFO_CNT                                       0xE88108115 116#define mmTPC2_QM_CP_MSG_BASE0_ADDR_LO                               0xE88120117 118#define mmTPC2_QM_CP_MSG_BASE0_ADDR_HI                               0xE88124119 120#define mmTPC2_QM_CP_MSG_BASE1_ADDR_LO                               0xE88128121 122#define mmTPC2_QM_CP_MSG_BASE1_ADDR_HI                               0xE8812C123 124#define mmTPC2_QM_CP_MSG_BASE2_ADDR_LO                               0xE88130125 126#define mmTPC2_QM_CP_MSG_BASE2_ADDR_HI                               0xE88134127 128#define mmTPC2_QM_CP_MSG_BASE3_ADDR_LO                               0xE88138129 130#define mmTPC2_QM_CP_MSG_BASE3_ADDR_HI                               0xE8813C131 132#define mmTPC2_QM_CP_LDMA_TSIZE_OFFSET                               0xE88140133 134#define mmTPC2_QM_CP_LDMA_SRC_BASE_LO_OFFSET                         0xE88144135 136#define mmTPC2_QM_CP_LDMA_SRC_BASE_HI_OFFSET                         0xE88148137 138#define mmTPC2_QM_CP_LDMA_DST_BASE_LO_OFFSET                         0xE8814C139 140#define mmTPC2_QM_CP_LDMA_DST_BASE_HI_OFFSET                         0xE88150141 142#define mmTPC2_QM_CP_LDMA_COMMIT_OFFSET                              0xE88154143 144#define mmTPC2_QM_CP_FENCE0_RDATA                                    0xE88158145 146#define mmTPC2_QM_CP_FENCE1_RDATA                                    0xE8815C147 148#define mmTPC2_QM_CP_FENCE2_RDATA                                    0xE88160149 150#define mmTPC2_QM_CP_FENCE3_RDATA                                    0xE88164151 152#define mmTPC2_QM_CP_FENCE0_CNT                                      0xE88168153 154#define mmTPC2_QM_CP_FENCE1_CNT                                      0xE8816C155 156#define mmTPC2_QM_CP_FENCE2_CNT                                      0xE88170157 158#define mmTPC2_QM_CP_FENCE3_CNT                                      0xE88174159 160#define mmTPC2_QM_CP_STS                                             0xE88178161 162#define mmTPC2_QM_CP_CURRENT_INST_LO                                 0xE8817C163 164#define mmTPC2_QM_CP_CURRENT_INST_HI                                 0xE88180165 166#define mmTPC2_QM_CP_BARRIER_CFG                                     0xE88184167 168#define mmTPC2_QM_CP_DBG_0                                           0xE88188169 170#define mmTPC2_QM_PQ_BUF_ADDR                                        0xE88300171 172#define mmTPC2_QM_PQ_BUF_RDATA                                       0xE88304173 174#define mmTPC2_QM_CQ_BUF_ADDR                                        0xE88308175 176#define mmTPC2_QM_CQ_BUF_RDATA                                       0xE8830C177 178#endif /* ASIC_REG_TPC2_QM_REGS_H_ */179